Функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2smin+1)f(2n) "уровня 2" и (1smin+1)f(2n) "уровня 1" сумматора fcd( )ru для аргументов слагаемых ±[1,2nj]f(2n) и ±[1,2mj]f(2n) формата "дополнительный код ru" (варианты русской логики)

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования позиционных аргументов слагаемых. Техническим результатом является повышение быстродействия. В одном из вариантов изобретения сумматор реализован на логических элементах НЕ, ИЛИ, И, И-НЕ, ИЛИ-НЕ. 4 н.п. ф-лы.

 

Текст описания приведен в факсимильном виде.

1. Функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2 S min+1)f(2n) «Уровня 2» и (1 S min+1)f(2n) «Уровня 1» сумматора fCD(Σ)RU для аргументов слагаемых ±[1,2 n j]f(2n) и ±[1,2 m j]f(2n) формата «Дополнительный код RU», включающая логическую функцию f3( & )-НЕ, а также логические функции f1(&)-И-НЕ и f1(}& )-ИЛИ-НЕ, в которых функциональные связи которых являются функциональными связями структуры для приема аргументов слагаемых 1 n min+1 и 1 m min+1, при этом функциональная выходная связь логической функции f1(&)-И-НЕ является функциональной входной связью логической функции f1(&)-И, в которой вторая функциональная входная связь является функциональной выходной связью логической функции f1( & )-НЕ, а функциональная выходная связь логической функции f2( & )-НЕ является функциональной входной связью логической функции f1(&)-И, отличающаяся тем, что в структуру введены дополнительные логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ, f4(})-ИЛИ, f5(})-ИЛИ, f3(&)-И, f4(&)-И, f5(&)-И, f2(&)-И-НЕ, f3(&)-И-НЕ, при этом функциональные связи логических функций в структуре выполнены в соответствии с математической моделью вида

где - логическая функция f1(&)-И-НЕ; - логическая функция f1(&)-И;
- логическая функция f1(})-ИЛИ; - логическая функция f1(}& )-ИЛИ-НЕ;

«= & 1=» - логическая функция f1( & )-НЕ.
2. Функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2 S min+1)f(2n) «Уровня 2» и (1 S min+1)f(2n) «Уровня 1» сумматора fCD(Σ)RU для аргументов слагаемых ±[1,2 n j]f(2n) и ±[1,2 m j]f(2n) формата «Дополнительный код RU», включающая логические функции f1(&)-И-НЕ и f1(}& )-ИЛИ-НЕ, в которых функциональные входные связи являются функциональными связями структуры для приема аргументов слагаемых 1 n min+1 и 1 m min+1, а также включающая логическую функцию f1( & )-НЕ, f2( & )-НЕ и f3( & )-НЕ, отличающаяся тем, что в структуру введены дополнительные логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ, f4(})-ИЛИ, f2(&)-И-НЕ, f3(&)-И-НЕ, f4(&)-И-НЕ, f5(&)-И-НЕ, f6(&)-И-НЕ, f7(&)-И-НЕ, f8(&)-И-НЕ, f9(&)-И-НЕ и f4( & )-НЕ, при этом функциональные связи логических функций в структуре выполнены в соответствии с математической моделью вида

3. Функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2 S min+1)f(2n) «Уровня 2» и (1 S min+1)f(2n) «Уровня 1» сумматора fCD(Σ)RU для аргументов слагаемых ±[1,2 n j]f(2n) и ±[1,2 m j]f(2n) формата «Дополнительный код RU», включающая логические функции f1( & )-НЕ, f2( & )-НЕ, f3( & )-НЕ, f1(&)-И, f2(&)-И, f1(&)-И-НЕ, а также логическую функцию f1(}& )-ИЛИ-НЕ, в которой функциональные входные связи являются функциональными связями структуры для приема аргументов слагаемых 1 n min+1 и 1 m min+1, отличающаяся тем, что в структуру введены дополнительные логические функции f1(})-ИЛИ, f2(})-ИЛИ, f3(})-ИЛИ, f4(})-ИЛИ, f5(})-ИЛИ, f6(})-ИЛИ, f2(}& )-ИЛИ-НЕ, f3(}& )-ИЛИ-НЕ и f4(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре выполнены в соответствии с математической моделью вида

4. Функциональная структура второго младшего разряда, активизирующая результирующий аргумент (2 S min+1)f(2n) «Уровня 2» и (1 S min+1)f(2n) «Уровня 1» сумматора fCD(Σ)RU для аргументов слагаемых ±[1,2 n j]f(2n) и ±[1,2 m j]f(2n) формата «Дополнительный код RU», включающая логические функции f1( & )-НЕ, f2( & )-НЕ, f1(&)-И, f2(&)-И, а также логическую функцию f1(}& )-ИЛИ-НЕ, в которой функциональные входные связи являются функциональными связями структуры для приема аргументов слагаемых 1 n min+1 и 1 m min+1, отличающаяся тем, что в структуру введена дополнительная логическая функция f1(})-ИЛИ, f2(})-ИЛИ, f2(}& )-ИЛИ-НЕ, f3(}& )-ИЛИ-НЕ, f4(}& )-ИЛИ-НЕ, f5(}& )-ИЛИ-НЕ, f6(}& )-ИЛИ-НЕ, f7(}& )-ИЛИ-НЕ, f8(}& )-ИЛИ-НЕ, f9(}& )-ИЛИ-НЕ, при этом функциональные связи логических функций в структуре выполнены в соответствии с математической моделью вида



 

Похожие патенты:

Функциональная структура сумматора f2( cd) условно "k" разряда параллельно-последовательного умножителя f ( cd), реализующая процедуру "дешифрирования" входных структур аргументов слагаемых [1,2sj h1]f(2n) и [1,2sj h2]f(2n) позиционного формата "дополнительный код ru" посредством применения арифметических аксиом троичной системы счисления f(+1,0,-1) и логического дифференцирования d1/dn f1(+ -)d/dn аргументов в объединенной их структуре (вариант русской логики) // 2480817
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi ]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1).

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических процедур суммирования позиционных аргументов слагаемых.

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных быстродействующих сумматоров и АЛУ. .

Изобретение относится к области вычислительной техники и предназначено для применения в специализированных вычислителях, а также в системах управления и контроля для вычитания чисел в дополнительном коде.

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах или в качестве самостоятельного вычислительного элемента в гибридных вычислительных системах в качестве ускорителя арифметических вычислений.

Сумматор // 2455680
Изобретение относится к вычислительной технике и может быть использовано при построении надежных, портативных, многоразрядных, быстродействующих сумматоров и АЛУ.

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и производительных цифровых устройств суммирования вычитания чисел в троичной системе счисления в прямых кодах.

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих многооперандных параллельно-конвейерных сумматоров для обработки массивов целых положительных чисел

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих многооперандных параллельно-конвейерных сумматоров, для обработки массивов целых положительных чисел

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях. Техническим результатом является расширение функциональных возможностей за счет введения операции суммирования по модулю. Устройство содержит n-разрядный и (n+1)-разрядный сумматоры, мультиплексор и регистр. 1 ил.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации. Технический результат: создание устройства, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, определяемое состоянием входных потенциальных двоичных сигналов, что в конечном итоге позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры. Для этого предложен одноразрядный полный сумматор с многозначным внутренним представлением сигналов, который содержит первый, второй и третий входные коммутаторы квантов тока I0 с первым, вторым и третьим токовыми выходами, первый, второй и третий источники входных логических сигналов, управляющие состоянием соответствующих коммутаторов квантов тока I0, первый и второй вспомогательные источники опорного тока, при этом в схему введены первое, второе и третье токовые зеркала, каждое из которых имеет по два инвертирующих идентичных токовых выхода, три дополнительных токовых зеркала. 1 з.п. ф-лы, 13 ил.

Изобретение относится к области цифровой вычислительной техники и устройствам цифровой автоматики. Техническим результатом является повышение быстродействия выполнения ЭВО при минимальных затратах оборудования. Устройство содержит в каждом двоичном разряде один RS-триггер, семь логических элементов И, пять элементов ИЛИ, четыре элемента НЕ, информационный вход, первый и второй информационные выходы, шесть входов управления. Способ и устройство для его реализации обеспечивают выполнение таких логических операций, как прием кода в триггеры регистра, инвертирование кода всех триггеров регистра, операция сдвига принятого кода влево, операция сложения по модулю два, логическое сложение двух двоичных кодов, логическое умножение 7. н.п. ф-лы, 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода суммы двух трехразрядных чисел, задаваемых двоичными сигналами. Устройство содержит восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и шесть элементов И. 1 ил., 1 табл.

Группа изобретений относится к вычислительной технике и может быть использована при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов аналоговых сигналов слагаемых с применением арифметических аксиом троичной системы счисления f(+1,0,-1). Техническим результатом является повышение быстродействия. В одном из вариантов функциональная структура выполнена с использованием логических элементов И, ИЛИ, НЕ. 4 н.п. ф-лы.

Способ формирования логико-динамического процесса преобразования условно минимизированных структур аргументов аналоговых сигналов слагаемых ±[ni]f(+/-)min и ±[mi]f(+/-)min в функциональной структуре сумматора ±f1(σru)min без сквозного переноса f1(±←←) и технологическим циклом ∆tσ → 5∙f(&)-и пять условных логических функций f(&)-и, реализованный с применением процедуры одновременного преобразования аргументов слагаемых посредством арифметических аксиом троичной системы счисления fru(+1,0,-1) и функциональные структуры для его реализации (вариант русской логики) // 2523876
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования и умножения условно минимизированных аргументов аналоговых сигналов слагаемых. Техническим результатом является повышение быстродействия. В одном из вариантов функциональная структура реализована на логических элементах И, ИЛИ, ИЛИ-НЕ, И-НЕ. 5 н.п. ф-лы.

Изобретение относится к средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и производительных цифровых устройств суммирования и вычитания чисел в двоичной системе счисления в прямых кодах. Техническим результатом является повышение быстродействия устройства, снижение аппаратных затрат. Устройство содержит блок ввода чисел, блок компарации, блок регистра большего числа, блок суммирования-вычитания, блок регистра меньшего числа, блок регистра результата, блок управления. 12 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов слагаемых ±[1,2 n j]f(2n) и ±[1,2 m j]f(2n). Техническим результатом является уменьшение аппаратурных затрат. В одном из вариантов сумматор реализован с использованием логических элементов, реализующих логические функции НЕ, И-НЕ. 5 н.п. ф-лы.
Наверх