Преобразователь входного напряжения в длительность импульсов

Изобретение относится к информационно-измерительной технике, в частности к преобразователям напряжения в длительность импульсов. Технический результат - повышение точности преобразования входного напряжения интегрального преобразователя (ИП) в длительность импульсов. Он достигается тем, что предложен преобразователь входного напряжения в длительность импульсов, содержащий первый источник положительного входного напряжения и последовательно соединенные интегратор и релейный элемент, при этом в схему введен мультиплексор первого источника положительного входного напряжения и второго дополнительного источника отрицательного входного напряжения, связанных с соответствующими первым и вторым входами мультиплексора, аналоговый выход которого соединен с входом интегратора, а цифровой вход управления коммутацией первого и второго источников входных напряжений мультиплексора связан с выходом релейного элемента и цифровым выходом устройства, причем релейный элемент выполнен на основе дополнительного операционного усилителя, инвертирующий вход которого соединен с источником опорного напряжения, а неинвертирующий вход - через первый вспомогательный резистор соединен с входом релейного элемента, а также через второй вспомогательный резистор связан с выходом релейного элемента. 1 з.п. ф-лы, 11 ил.

 

Изобретение относится к информационно-измерительной технике, в частности к преобразователям напряжения в длительность импульсов, и может быть использовано в информационно-измерительной аппаратуре, в аналого-цифровых преобразователях и т.п.

Известны интегральные преобразователи (ИП) непрерывного сигнала в длительность импульсов (частоту) [1-2].

Наиболее близким по технической сущности является ИП, который приведен в патенте RU №21 94999. Он содержит первый 1 источник положительного входного напряжения и последовательно соединенные интегратор 2 и релейный элемент 3. Погрешность преобразования напряжения известного ИП в период колебаний определяется качеством релейного элемента 3. Его интегральное исполнение для высокой точности (погрешность менее 0,1%) оказывается либо затруднительно, либо невозможно.

Основная задача предполагаемого изобретения состоит в повышении точности преобразования входного напряжения ИП в длительность импульсов. Кроме этого в предлагаемой схеме ИП реализуется преобразование в период как положительных $$e_1^{(+)}$$ , так и отрицательных $$e_2^{(-)}$$ входных напряжений, что значительно расширяет его функциональные возможности в структуре измерительных систем с коррекцией погрешностей АЦП-преобразования.

Поставленная задача достигается тем, что в преобразователе входного напряжения в длительность импульсов фиг.1, содержащем первый 1 источник положительного входного напряжения и последовательно соединенные интегратор 2 и релейный элемент 3, предусмотрены новые элементы и связи - в схему введен мультиплексор 4 первого 1 источника положительного входного напряжения и второго 5 дополнительного источника отрицательного входного напряжения, связанных с соответствующими первым 6 и вторым 7 входами мультиплексора 4, аналоговый выход 8 которого соединен со входом 9 интегратора 2, а цифровой вход 10 управления коммутацией первого 1 и второго 5 источников входных напряжений мультиплексора 4 связан с выходом 11 релейного элемента 3 и цифровым выходом 12 устройства, причем релейный элемент 3 выполнен на основе дополнительного операционного усилителя 13, инвертирующий вход которого соединен с источником опорного напряжения 14, а неинвертирующий вход - через первый 15 вспомогательный резистор соединен со входом 16 релейного элемента 3, а также через второй 17 вспомогательный резистор связан выходом 11 релейного элемента 3.

Схема преобразователя-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с П.1 формулы изобретения.

На чертеже фиг.3 показаны базовые временные диаграммы работы преобразователя входного напряжения в длительность импульсов фиг.2.

На чертеже фиг.4 показана временная диаграмма работы преобразователя входного напряжения фиг.2 в длительность импульсов при подаче на вход 1 переменного напряжения со смещением статического уровня, где сверху вниз показаны входное положительное напряжение 1 $$(e_1^{(+)})$$ , входное отрицательное напряжение второго дополнительного источника отрицательного напряжения 5 $$(e_2^{(-)})$$ , выходное напряжение мультиплексора 4 (u_s(t)), выходное напряжение релейного элемента 3 (u_к(t)), входное дифференциальное напряжение операционного усилителя 13 (u⁺(t)-e₀), выходное напряжение интегратора 2 (u_u(t)).

На чертеже фиг.5 приведена схема мультиплексора 4 в соответствии с П.2 формулы изобретения. Схема использовалась для исследований в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов.

На чертеже фиг.6 приведен пример реализации базовых функциональных узлов заявляемого преобразователя на биполярных транзисторах.

На чертеже фиг.7 приведен вариант построения мультиплексора 4 на КМОП-транзистораах.

Схема релейного элемента 4 на КМОП-транзисторах показана на чертеже фиг.8.

Вариант практической реализации интегратора 2 приведен на чертеже фиг.9.

Схема соединения функциональных узлов преобразователя фиг.2 для моделирования показана на чертеже фиг.10.

В таблице 1 (фиг.11) приведены результаты моделирования преобразователя фиг.10 при разных уровнях входных сигналов $$e_1^{(+)}$$ , $$e_2^{(-)}$$ .

В преобразователе напряжения в длительность импульсов фиг.2, содержащем первый 1 источник положительного входного напряжения и последовательно соединенные интегратор 2 и релейный элемент 3, введен мультиплексор 4 первого 1 источника положительного входного напряжения и второго 5 дополнительного источника отрицательного входного напряжения, связанных с соответствующими первым 6 и вторым 7 входами мультиплексора 4, аналоговый выход 8 которого соединен со входом 9 интегратора 2, а цифровой вход 10 управления коммутацией первого 1 и второго 5 источников входных напряжений мультиплексора 4 связан с выходом 11 релейного элемента 3 и цифровым выходом 12 устройства, причем релейный элемент 3 выполнен на основе дополнительного операционного усилителя 13, инвертирующий вход которого соединен с источником опорного напряжения 14, а неинвертирующий вход - через первый 15 вспомогательный резистор соединен со входом 16 релейного элемента 3, а также через второй 17 вспомогательный резистор связан выходом 11 релейного элемента 3.

Кроме этого, на чертеже фиг.5, в соответствии с П.2 формулы изобретения мультиплексор 4 содержит первый 18 и второй 19 дифференциальные каскады соответствующие противофазные токовые выходы которых 20 и 21, а также 22 и 23 соединены с соответствующими первым 24 и вторым 25 противофазными входами выходного дифференциального буферного каскада 26, первый 27 вход первого 18 дифференциального каскада соединен с первым 6 входом мультиплексора 4, первый 28 вход второго 19 дифференциального каскада соединен со вторым 7 входом мультиплексора 4, первый 28 вход второго 19 дифференциального каскада соединен со вторым 7 входом мультиплексора 4, вторые 29 и 30 входы первого 18 и второго 19 дифференциальных каскадов связаны с выходом 8 мультиплексора 4 и входом дифференциального буферного усилителя 26, причем цифровой вход 10 управления коммутацией первого 1 и второго 5 источников входных напряжений мультиплексора 4 подключен ко входу согласующего цифро-аналогового каскада 31, противофазные токовые выходы которого 32, 33 соединены с соответствующими противофазными входами 34, 35 выключения первого 18 и второго 19 дифференциальных каскадов.

Интегратор 2, показанный на чертежах фиг.2 и фиг.6, содержит резистор 36, конденсатор 37, операционный усилитель 38 и дополнительный резистор 39 (фиг.4).

Рассмотрим работу предлагаемой схемы ИП фиг.2 с мультиплексором фиг.5.

Интервал запуска схемы при нулевых начальных условиях интегратора 2 формирует напряжение интегратора 2, необходимое для последующего измерения входных величин ( $$e_1^{(+)}$$ , $$e_2^{(-)}$$ ). Под действием источника напряжения 14 и нулевого напряжения на входе 16 релейного элемента 3 разность напряжений на входах операционного усилителя 13 (входное дифференциальное напряжение (u⁺(t)-e₀)) отрицательна, таким образом, релейный элемент 3 вырабатывает на своем выходе 11 постоянное отрицательное напряжение - логический ноль (U^-), которое через делитель, образованный резисторами 17 и 15, суммируется с напряжением на входе 16 релейного элемента 3. В результате интегрирования выходного напряжения 8 мультиплексора 4 интегратором 2 на входе 16 релейного элемента 3 образуется напряжение. В момент запуска схемы согласующий цифро-аналоговый каскад 31 в результате подачи на его вход 10 логического нуля (постоянного отрицательного напряжения на выходе 11 релейного элемента 3) вырабатывает на своем выходе 33 ток $$(\overline{I_{y2}})$$ , необходимый для перевода в активный режим (включения) второго 19 дифференциального каскада мультиплексора 4, а первый 18 дифференциальный каскад мультиплексора 4 переходит в режим отсечки отсутствием тока на выходе 32. Мультиплексор 4 на своем выходе 8 повторяет напряжение, поданное на вход дифференциального каскада, который находится в активном режиме (на интервале запуска схемы - дифференциальный каскад 19, вход 7). Таким образом, согласующий цифро-аналоговый каскад 31 включает вход 7 мультиплексора 4 (S=1), подключая к входу 9 интегратора 2 второй 19 дифференциальный каскад мультиплексора 4 со вторым 5 дополнительным источником отрицательного входного напряжения $$(e_2^{(-)})$$ . Это приводит к тому, что напряжение на входе 16 релейного элемента за счет заряда конденсатора 37 интегратора 2 увеличивается, и при равенстве напряжения на неинвертирующем входе операционного усилителя 13 (u⁺(t)) и напряжения на его инвертирующем входе (e₀) (t=t₀) происходит изменение напряжения на выходе 11 релейного элемента 3 с отрицательного на положительное до уровня логической единицы (U⁺).

После переключения релейного элемента 3, на его выходе 11 вырабатывается постоянное положительное напряжение (U⁺). Согласующий цифро-аналоговый каскад 31 в результате подачи на его вход 10 логической единицы (постоянного положительного напряжения на выходе 11 релейного элемента) вырабатывает на своем выходе 32 ток (I_y1), необходимый для перевода в активный режим (включения) первого 18 дифференциального каскада мультиплексора 4, а второй 19 дифференциальный каскад мультиплексора 4 переводит в режим отсечки отсутствием тока па выходе 33. Таким образом, согласующий цифро-аналоговый каскад 31 включает вход 6 мультиплексора 4 (S=0), подключая ко входу 9 интегратора 2 первый 18 дифференциальный каскад мультиплексора 4 с первым 1 источником положительного входного напряжения $$(e_1^{(+)})$$ . Это приводит к тому, что напряжение на входе 16 релейного элемента за счет разряда конденсатора интегратора 2 уменьшается, и при равенстве напряжения на неинвертирующем входе операционного усилителя 13 (u⁺(t)) и напряжения на его инвертирующем входе (e₀) (t=t₁) происходит изменение напряжения на выходе 11 релейного элемента 3 с положительного на отрицательное до уровня логического нуля (U^-). Таким образом, осуществляется преобразование положительного напряжения 1 $$(e_1^{(+)})$$ на входе 6 мультиплексора 4 в длительность положительного импульса на выходе 11 релейного элемента 3 $$(T_{и}^{(+)})$$ . Одновременно с этим на этапе положительного импульса происходит формирование на интеграторе 2 напряжения (начального условия), необходимого для измерения отрицательного входного напряжения $$(e_2^{(-)})$$ .

После второго переключения релейный элемент 3 и мультиплексор 4 переходят в режимы аналогичные интервалу запуска схемы (S=1). Происходит преобразование подключенного к интегратору 2 входного отрицательного напряжения 5 $$(e_2^{(-)})$$ на входе 7 мультиплексора в длительность отрицательного импульса $$(T_{п}^{(-)})$$ . При этом напряжение второго 5 дополнительного источника отрицательного входного напряжения через выход 8 мультиплексора 4 увеличивает напряжение интегратора 2 до выполнения условия равенства напряжения на неинвертирующем входе операционного усилителя 13 (u⁺(t)) и напряжения на его инвертирующем входе (e₀) (t=t₂) которое формирует на выходе релейного элемента 3 напряжение логической единицы (U⁺) и, следовательно, переводит схему в описанный выше режим измерения положительного напряжения 1. При этом напряжение на выходе интегратора 2 соответствует начальным условиям измерения входного положительного напряжения $$(e_1^{(+)})$$ .

Указанные выше процессы (исключая интервал запуска схемы) периодически повторяются, обеспечивая поочередное измерение как положительного входного напряжения 1 $$(e_1^{(+)})$$ , так и отрицательного входного напряжения 5 $$(e_2^{(-)})$$ .

Покажем аналитически, что указанные выше свойства преобразователя реализуются в заявляемой схеме фиг.2.

Действительно, используя методы анализа электронных схем можно показать, что для предлагаемого преобразователя (фиг.2) справедливы следующие соотношения:

1. Время запуска схемы (S=1) в силу пренебрежимо низкого влияния $$e_1^{(+)}$$ на выходное напряжение 8 мультиплексора 4 (промежуток {0, t₀}) находится из условия переключения релейного элемента 3:

$$e_2^{(-)}\frac{t_0}{\tau }\cdot \frac{R_1}{R_1+R_2}-U^{-}\frac{R_2}{R_1+R_2}=-e_0,\left(1\right)$$

где R₁ - сопротивление резистора 17, R₂ - сопротивление резистора 15, τ - постоянная времени интегратора 2, U^- - отрицательное выходное напряжение релейного элемента 3, е₀ - напряжение опорного источника 14, $$e_2^{(-)}$$ - входное отрицательное напряжение 5.

Тогда время запуска схемы определяется формулой

$$t_0=\tau \left(-\frac{e_0}{e_2^{(-)}}\left(1+k\right)+\frac{U^{-}}{e_2^{(-)}}k\right);\left(2\right)$$

где (k=R₂/R₁) - коэффициент пропорциональности.

Таким образом, начальные условия формирования положительного напряжения импульса (этап преобразования $$e_1^{(+)}>0$$ в длительность импульса):

$$u_u\left(t_0\right)=-e_0\left(1+k\right)+U^{-}k;\left(3\right)$$

2. Время положительного импульса $$T_{и}^{(+)}$$ (S=0) в силу пренебрежимо низкого влияния $$e_2^{(-)}$$ на выходное напряжение 8 мультиплексора 4 (промежуток {t₀,t₁}). Находится из условия переключения релейного элемента 3:

$$\left(-e_1^{(+)}\frac{\left(t_1-t_0\right)}{\tau }+u_u\left(t_0\right)\right)\cdot \frac{R_1}{R_1+R_2}+U^{+}\frac{R_2}{R_1+R_2}=-e_0,\left(4\right)$$

где U⁺ - положительное выходное напряжения релейного элемента 3, $$e_1^{(+)}$$ - входное положительное напряжение 1.

Длительность положительного импульса определяется из соотношения:

$$t_1-t_0=\frac{\tau }{e_1^{(+)}}\left(e_0\left(1+k\right)+u_u\left(t_0\right)+U^{+}k\right).\left(5\right)$$

Таким образом,

$$T_{и}^{(+)}={\varphi }_1\left(e_1^{(+)}\right)=t_1-t_0=\tau \cdot k\cdot \frac{U^{-}+U^{+}}{e_1^{(+)}}.\left(6\right)$$

Выходное напряжение интегратора 2 при этом определяет начальные условия формирования отрицательного импульса схемы:

$$u_u\left(t_1\right)=-e_0\left(1+k\right)-U^{+}k.\left(7\right)$$

3. Время отрицательного импульса $$T_{п}^{(-)}$$ (S=1) в силу пренебрежимо низкого влияния $$e_1^{(+)}$$ на выходное напряжение 8 мультиплексора 4 (время паузы, промежуток {t₁, t₂}) определяет условия переключения релейного элемента 3:

$$\left(e_2^{(-)}\frac{t_2-t_1}{\tau }+u_u\left(t_1\right)\right)\cdot \frac{R_1}{R_1+R_2}-U^{-}\frac{R_2}{R_1+R_2}=-e_0,\left(8\right)$$

$$t_2-t_1=\frac{\tau }{e_2^{(-)}}\left(-e_0\left(1+k\right)-u_u\left(t_1\right)+U^{-}k\right).\left(9\right)$$

Таким образом,

$$T_{п}^{(-)}={\phi }_2\left(e_2^{(-)}\right)=t_2-t_1=\tau \cdot k\cdot \frac{U^{-}+U^{+}}{e_2^{(-)}}.\left(10\right)$$

Выходное напряжение интегратора 2 u_u(t₂) совпадает с соотношением (3). Таким образом, обеспечивается восстановление начальных условий, необходимых для измерения $$e_2^{(-)}$$ .

Принципиальные схемы узлов преобразователя напряжения в период колебаний на базе компонентов технологического процесса SGB25VD приведены на фиг.7-9. Схема соединения узлов преобразователя фиг.2 для моделирования показана на чертеже фиг.10. Результаты моделирования схемы показаны на фиг.4 и сведены в табл.1 (фиг.11) и показывают ее высокие метрологические свойства в силу того, что основная погрешность преобразования $$({\delta }_{{т}_{п}}\approx {\delta }_{{т}_{и}}\approx -\mathrm{0,5}\%)$$ имеет системный характер.

Таким образом, заявляемое схемотехническое решение характеризуется высокой точностью преобразования входных положительных и отрицательных величин в частоту импульсов, высоким быстродействием при переключении входов и низким гистерезисом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент RU 2009613

2. Патент RU 2199758

3. Ав. свид. СССР №921080

4. Патент RU 2138826

5. Патент RU 2007029

6. Ав. свид. СССР №1441479

7. Ав. свид. СССР №16443 82

8. Патент на полезную модель RU 89259

9. Патент RU 2325664 C2

10. Патент RU 2194999

11. Патент SU 308506 A1

12. Патент RU 2208796

13. Патент RU 365037

14. Патент JP 63133071 A

15. Патент FR 2506463 A

16. Патент US 4931921 А

17. Патент SU 1397843 А

18. Патент RU 2160960

19. Патент GB 2082780 А

1. Преобразователь входного напряжения в длительность импульсов, содержащий первый (1) источник положительного входного напряжения и последовательно соединенные интегратор (2) и релейный элемент (3), отличающийся тем, что в схему введен мультиплексор (4) первого (1) источника положительного входного напряжения и второго (5) дополнительного источника отрицательного входного напряжения, связанных с соответствующими первым (6) и вторым (7) входами мультиплексора (4), аналоговый выход (8) которого соединен со входом (9) интегратора (2), а цифровой вход (10) управления коммутацией первого (1) и второго (5) источников входных напряжений мультиплексора (4) связан с выходом (11) релейного элемента (3) и цифровым выходом (12) устройства, причем релейный элемент (3) выполнен на основе дополнительного операционного усилителя (13), инвертирующий вход которого соединен с источником опорного напряжения (14), а неинвертирующий вход через первый (15) вспомогательный резистор соединен со входом (16) релейного элемента (3), а также через второй (17) вспомогательный резистор связан с выходом (11) релейного элемента (3).

2. Преобразователь входного напряжения в длительность импульсов по п.1, отличающийся тем, что мультиплексор (4) содержит первый (18) и второй (19) дифференциальные каскады, соответствующие противофазные токовые выходы которых (20) и (21), а также (22) и (23) соединены с соответствующими первым (24) и вторым (25) противофазными входами выходного дифференциального буферного каскада (26), первый (27) вход первого (18) дифференциального каскада соединен с первым (6) входом мультиплексора (4), первый (28) вход второго (19) дифференциального каскада соединен со вторым (7) входом мультиплексора (4), первый (28) вход второго (19) дифференциального каскада соединен со вторым (7) входом мультиплексора (4), вторые (29) и (30) входы первого (18) и второго (19) дифференциальных каскадов связаны с выходом (8) мультиплексора (4) и входом дифференциального буферного усилителя (26), причем цифровой вход (10) управления коммутацией первого (1) и второго (5) источников входных напряжений мультиплексора (4) подключен ко входу согласующего цифроаналогового каскада (31), противофазные токовые выходы которого (32), (33) соединены с соответствующими противофазными входами (34), (35) выключения первого (18) и второго (19) дифференциальных каскадов.