Реляторный модуль



Реляторный модуль
Реляторный модуль

 


Владельцы патента RU 2490705:

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия. Реляторный модуль предназначен для выбора минимального, медианного или максимального из трех входных аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации. Реляторный модуль содержит четыре релятора (11, …, 14), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (41 и 42). 1 ил., 1 табл.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные модули (см., например, патент РФ 2188453, кл. G06G 7/25, 2002 г.), которые обеспечивают выбор минимального или максимального из трех входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется выбор медианного из трех входных аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (патент РФ 2195701, кл. G06G 7/25, 2002 г.), который содержит реляторы и обеспечивает выбор минимального, медианного или максимального из трех входных аналоговых сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно 2τр, где τр есть время задержки релятора.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит шесть реляторов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем четыре релятора, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, вход управления четвертого релятора и объединенные входы управления первого, второго, третьего реляторов соединены соответственно с первым и вторым входами управления реляторного модуля, выходы j-го ( j = 3,4 ¯ ) релятора объединены, а первый выход первого релятора соединен с первым переключательным входом второго релятора, второй переключательный и первый компараторный входы которого объединены, особенность заключается в том, что первые и вторые компараторные входы первого, третьего реляторов подключены соответственно к второму и третьему входам реляторного модуля, первый вход и выход которого соединены соответственно с первыми компараторными входами второго, четвертого и первым выходом четвертого реляторов, первый и второй компараторные входы первого (третьего) релятора соединены соответственно с его первым (вторым) и вторым (первым) переключательными входами, второй компараторный вход i-го (i∈{2,4}) релятора соединен с выходами (i-1)-го релятора, выходы второго релятора соединены с первым переключательным входом четвертого релятора, подсоединенного вторым переключательным входом к выходам третьего релятора.

На чертеже представлена схема предлагаемого реляторного модуля.

Реляторный модуль содержит реляторы 11, …, 14. Каждый релятор содержит компаратор 2, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 3, размыкающий и замыкающий ключи 41 и 42, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора 2, подключенного выходом к первому входу элемента 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом ключей 41 и 42, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора. Вход управления релятора 14 и объединенные входы управления реляторов 11, 12, 13 соединены соответственно с первым и вторым входами управления реляторного модуля, к выходу которого подключены выходы релятора 14, первый выход релятора 11 соединен с первым переключательным входом релятора 12, второй переключательный и первый компараторный входы которого объединены, первые и вторые компараторные входы реляторов 11, 13 подключены соответственно к второму и третьему входам реляторного модуля, первый вход которого соединен с первыми компараторными входами реляторов 12, 14, первый и второй компараторные входы релятора 11 (13) соединены соответственно с его первым (вторым) и вторым (первым) переключательными входами, второй компараторный вход релятора 1i(i∈{2,4}) соединен с выходами релятора 1i-1, а выходы релятора 12 соединены с первым переключательным входом релятора 14, подсоединенного вторым переключательным входом к выходам релятора 13.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, второй и третий входы подаются соответственно аналоговые сигналы (напряжения) x1, x2 и x3; на его первом, втором входах управления фиксируются соответственно необходимые управляющие сигналы f1, f2∈{0,1}. Если на входе управления релятора присутствует лог. «0» (лог.«1») и сигнал на его первом компараторном входе больше либо меньше сигнала на его втором компараторном входе, то ключ 41 соответственно разомкнут (замкнут) либо замкнут (разомкнут), а ключ 42 соответственно замкнут (разомкнут) либо разомкнут (замкнут). В представленной ниже таблице приведены все возможные варианты упорядочения сигналов x1, x2, x3, и соответствующие этим вариантам значения сигнала Z на выходе предлагаемого реляторного модуля при некоторых комбинациях значений сигналов f1 и f2. С учетом данных, приведенных в таблице, операция, воспроизводимая предлагаемым модулем, определяется выражением:

Z = { min ( x 1 , x 2 , x 3 )  при f 1 = 0 , f 2 = 1 m e d ( x 1 , x 2 , x 3 )  при f 1 =  f 2 = 0 max ( x 1 , x 2 , x 3 )  при f 1 = 1,  f 2 = 0

При этом максимальное время задержки распространения сигнала в предлагаемом модуле равно 2τр, где τр есть время задержки релятора.

Варианты упорядочения Z
f1=0, f2=1 f1=f2=0 f1=1, f2=0
x1<x2<x2 x1 x2 x3
x2<x3<x1 x2 x3 x1
x3<x1<x2 x3 x1 x2
x3<x2<x1 x4 x2 x1
x2<x1<x3 x2 x1 x3
x1<x3<x2 x1 x3 x2

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обеспечивает выбор минимального, медианного или максимального из трех входных аналоговых сигналов, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.

Реляторный модуль, предназначенный для выбора минимального, медианного или максимального из трех входных аналоговых сигналов, содержащий четыре релятора, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, размыкающий и замыкающий ключи, причем первый и второй компараторные входы релятора образованы соответственно неинвертирующим и инвертирующим входами компаратора, подключенного выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых образуют соответственно первый и второй переключательные входы релятора, а выходы являются соответственно первым и вторым выходами релятора, вход управления четвертого релятора и объединенные входы управления первого, второго, третьего реляторов соединены соответственно с первым и вторым входами управления реляторного модуля, выходы j-го ( j = 3,4 ¯ ) релятора объединены, а первый выход первого релятора соединен с первым переключательным входом второго релятора, второй переключательный и первый компараторный входы которого объединены, отличающийся тем, что первые и вторые компараторные входы первого, третьего реляторов подключены соответственно к второму и третьему входам реляторного модуля, первый вход и выход которого соединены соответственно с первыми компараторными входами второго, четвертого и первым выходом четвертого реляторов, первый и второй компараторные входы первого (третьего) релятора соединены соответственно с его первым (вторым) и вторым (первым) переключательными входами, второй компараторный вход i-го (i∈{2,4}) релятора соединен с выходами (i-1)-го релятора, выходы второго релятора соединены с первым переключательным входом четвертого релятора, подсоединенного вторым переключательным входом к выходам третьего релятора.



 

Похожие патенты:

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации

Изобретение предназначено для воспроизведения функций непрерывной логики и может быть использовано в системах вычислительной техники как средство логической обработки континуальных данных. Техническим результатом является обеспечение воспроизведения произвольной непрерывно-логической функции, принимающей значение одного из n своих аргументов - входных аналоговых сигналов. Устройство содержит позиционные идентификаторы, сгруппированные в n-1 групп так, что k-я ( k = 1, n − 1 ¯ ) группа содержит k! позиционных идентификаторов, каждый из которых содержит k компараторов и k переключателей. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является обеспечение воспроизведения любой из операций «запрет минимального и максимального значений информационного сигнала», «запрет срединных значений информационного сигнала». Устройство содержит n реляторов (11,…,1n), каждый из которых содержит компаратор (2), подсоединенный выходом к управляющему входу двух ключей (31 32) в последнем реляторе и управляющему входу четырех ключей (31 32, 33, 34) во всех реляторах, кроме последнего. 2 ил.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение воспроизведения двойственных операций выделения минимального и максимального либо двойственных операций выделения супраминимального и субмаксимального их четырех входных аналоговых сигналов. Устройство содержит два сортировщика (11, 12), два элемента МАХ (21, 22) и два элемента MIN (31, 32), причем каждый сортировщик содержит компаратор (4), элемент исключающее или (5) и два переключателя (61, 62). 1 ил.

Изобретение предназначено для воспроизведения бесповторных функций бесконечнозначной логики и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение реализации любой из функций вида ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))), где x1, …, х5 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,4 ¯ ) , при максимальном времени задержки распространения сигнала, равном времени задержки релятора. Устройство содержит десять реляторов (11, …, 1010), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (41 и 42). 2 ил., 1 табл.

Изобретение относится к адресному идентификатору. Технический результат заключается в расширении функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов при сохранении быстродействия прототипа. Адресный идентификатор содержит соединенные между собой шесть компараторов, пятнадцать переключателей и одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл.
Наверх