Логический процессор

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Технический результат заключается в повышении быстродействия за счет уменьшения времени реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов. Для достижения указанного технического результата предлагается логический процессор, предназначенный для реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов, который может быть использован в системах цифровой вычислительной техники как средство преобразования кодов, а также содержащий девятнадцать вычислительных ячеек (1₁, …, 1₁₉), каждая из которых содержит элемент ИЛИ (2) и элемент И (3). 2 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические процессоры (см., например, патент РФ 2260837, кл. G06F 7/38, 2005 г.), которые реализуют шесть простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических процессоров, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический процессор (патент РФ 2260205, кл. G06F 7/38, 2005 г.), который содержит вычислительные ячейки и при n=8 реализует восемь простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что минимальное время реализации восьми упомянутых функций превышает 8Δt_я, где Δt_я есть длительность задержки, вносимой вычислительной ячейкой.

Техническим результатом изобретения является повышение быстродействия за счет уменьшения времени реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом процессоре, содержащем семь вычислительных ячеек, каждая из которых содержит элемент ИЛИ, подключенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент И, первый, второй входы и выход которого соединены соответственно с ее первым, вторым входами и вторым выходом, особенность заключается в том, что в него дополнительно введены двенадцать аналогичных упомянутым вычислительных ячеек, причем первый, второй входы i-й $$(i=\overline{1,2})$$ и первый, второй входы j=й $$(j=\overline{7,8})$$ вычислительных ячеек подключены соответственно к первым выходам (i+2)-й, (i+4)-й и вторым выходам (j-4)-й, (j-2)-й вычислительных ячеек, первые выходы i-й, j-й и вторые выходы i-й, j-й вычислительных ячеек соединены соответственно с i-ым входом одиннадцатой, вторым входом (j+2)-й и первым входом (i+8)-й, (j-6)-м входом пятнадцатой вычислительных ячеек, первый, второй выходы (i+8)-й, первый, второй входы семнадцатой и первый, второй входы восемнадцатой вычислительных ячеек подключены соответственно к i-ым входам двенадцатой, четырнадцатой, второму выходу тринадцатой, первому выходу четырнадцатой и второму выходу двенадцатой, первому выходу шестнадцатой вычислительных ячеек, i-й вход k-й (k∈{13, 16, 19}) вычислительной ячейки соединен с (3-i)-м выходом (k-3+i)-й вычислительной ячейки, а первые выходы одиннадцатой, тринадцатой, семнадцатой, девятнадцатой и вторые выходы девятнадцатой, восемнадцатой, шестнадцатой, пятнадцатой вычислительных ячеек являются соответственно первым, вторым, третьим, четвертым и пятым, шестым, седьмым, восьмым выходами логического процессора, первый, третий, пятый, седьмой и второй, четвертый, шестой, восьмой входы которого подключены соответственно к первым и вторым входам третьей, пятой, четвертой, шестой вычислительных ячеек.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого логического процессора и схема вычислительной ячейки, использованной при построении указанного процессора.

Логический процессор содержит вычислительные ячейки 1₁,…,1₁₉. Каждая вычислительная ячейка содержит элемент ИЛИ 2, подключенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент И 3, подсоединенный первым, вторым входами и выходом соответственно к ее первому, второму входам и второму выходу. Первый, второй входы ячейки 1_i $$(i=\overline{1,2})$$ и первой, второй входы ячейки j=й $$(j=\overline{7,8})$$ подключены соответственно к первым выходам ячеек 1_i+2, 1_i+4 и вторым выходам ячеек 1_j-4, 1_j-2, первые выходы ячеек 1_i, 1_j и вторые выходы ячеек 1_i, 1_j соединены соответственно с i-ым входом ячейки 1₁₁, вторым входом ячейки 1_j+2 и первым входом ячейки 1_i+8, (j-6)-ым входом ячейки 1₁₅, первый, второй выходы ячейки 1_i+8, первый, второй входы ячейки 1₁₇ и первый, второй входы ячейки 1₁₈ подключены соответственно к i-ым входам ячеек 1₁₂, 1₁₄, второму выходу ячейки 1₁₃, первому выходу ячейки 1₁₄ и второму выходу ячейки 1₁₂, первому выходу ячейки 1₁₆, i-й вход ячейки 1_k(k∈{13, 16, 19}) соединен с (3-i)-ым выходом ячейки 1_k-3+i, а первые выходы ячеек 1₁₁, 1₁₃, 1₁₇, 1₁₉ и вторые выходы ячеек 1₁₉, 1₁₈, 1₁₆, 1₁₅ являются соответственно первым, вторым, третьим, четвертым и пятым, шестым, седьмым, восьмым выходами логического процессора, первый, третий, пятый, седьмой и второй, четвертый, шестой, восьмой входы которого подключены соответственно к первым и вторым входам ячеек 1₃, 1₅, 1₄, 1₆.

Работа предлагаемого логического процессора осуществляется следующим образом. На его первый,…, восьмой входы подаются соответственно двоичные сигналы х₁, …, х₈∈{0,1}. Тогда сигналы y₁, …, y₈ (см. фиг.1) будут определяться выражениями

$$y_{1+q}=x_{1+q}\vee x_{2+q}\vee x_{3+q}\vee x_{4+q}$$ ,

$$y_{2+q}=x_{1+q}{x}_{2+q}\vee x_{1+q}{x}_{3+q}\vee x_{1+q}{x}_{4+q}\vee x_{2+q}{x}_{3+q}\vee x_{2+q}{x}_{4+q}\vee x_{3+q}{x}_{4+q}$$ ,

$$y_{3+q}=x_{1+q}{x}_{2+q}{x}_{3+q}\vee x_{1+q}{x}_{2+q}{x}_{3+q}\vee x_{1+q}{x}_{2+q}{x}_{4+q}\vee x_{1+q}{x}_{3+q}{x}_{4+q}\vee x_{2+q}{x}_{3+q}{x}_{4+q}$$ ,

$$y_{4+q}=x_{1+q}{x}_{2+q}{x}_{3+q}{x}_{4+q}$$

где q∈{0,4}; $$\vee$$ есть символы операций ИЛИ, И. В представленной ниже таблице приведены значения сигналов на выходах предлагаемого процессора при всех возможных наборах значений сигналов y₁, …, y₈.

№ набора	y1	y2	y3	y4	y5	y6	y7	y8	z1	z2	z3	z4	z5	z6	z7	z8
1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
2	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
3	1	1	0	0	0	0	0	0	1	1	0	0	0	0	0	0
4	1	1	1	0	0	0	0	0	1	1	1	0	0	0	0	0
5	1	1	1	1	Q	0	0	0	1	1	1	1	0	0	0	0
6	0	0	0	0	1	0	0	0	1	0	0	0	0	0	0	0
7	1	0	0	0	1	0	0	0	1	1	0	0	0	0	0	0
8	1	1	0	0	1	0	0	0	1	1	1	0	0	0	0	0
9	1	1	1	0	1	0	0	0	1	1	1	1	0	0	0	0
10	1	1	1	1	1	0	0	0	1	1	1	1	1	0	0	0
11	0	0	0	0	1	1	0	0	1	1	0	0	0	0	0	0
12	1	0	0	0	1	1	0	0	1	1	1	0	0	0	0	0
13	1	1	0	0	1	1	0	0	1	1	1	1	0	0	0	0
14	1	1	1	0	1	1	0	0	1	1	1	1	1	0	0	0
15	1	1	1	1	1	1	0	0	1	1	1	1	1	1	0	0
16	0	0	0	0	1	1	1	0	1	1	1	0	0	0	0	0
17	1	0	0	0	1	1	1	0	1	1	1	1	0	0	0	0
18	1	1	0	0	1	1	1	0	1	1	1	1	1	0	0	0
19	1	1	1	0	1	1	1	0	1	1	1	1	1	1	0	0
20	1	1	1	1	1	1	1	0	1	1	1	1	1	1	1	0
21	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
22	1	0	0	0	1	1	1	1	1	1	1	1	1	0	0	0
23	1	1	0	0	1	1	1	1	1	1	1	1	1	1	0	0
24	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	0
25	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Таким образом, на r-м $$\left(r=\overline{1,8}\right)$$ выходе предлагаемого процессора имеем

$$z_r=\underset{m=1}{\overset{N}{V}}{x}_{m1}\dots x_{mr}$$

где x_m1, …, x_mr∈{x₁, …, x₈} (1≤m1<…<mr≤8); $$N=C_8^r$$ есть количество неповторяющихся конъюнкций x_m1…x_mr, определяемое как число сочетаний из восьми по r. Следовательно, z_r=τ_r, где τ_r, есть r-я. простая симметричная булевая функция восьми аргументов (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический процессор обладает более высоким по сравнению с прототипом быстродействием, так как реализует восемь простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов, за время, не превышающее 7Δt_я, где Δt_я - длительность задержки, вносимой вычислительной ячейкой.

Логический процессор, предназначенный для реализации восьми простых симметричных булевых функций, зависящих от восьми аргументов - входных двоичных сигналов, содержащий семь вычислительных ячеек, каждая из которых содержит элемент ИЛИ, подключенный первым, вторым входами и выходом соответственно к ее первому, второму входам и первому выходу, и элемент И, первый, второй входы и выход которого соединены соответственно с ее первым, вторым входами и вторым выходом, отличающийся тем, что в него дополнительно введены двенадцать аналогичных упомянутым вычислительных ячеек, причем первый, второй входы i-й $$(i=\overline{1,2})$$ и первый, второй входы j-й $$(j=\overline{7,8})$$ вычислительных ячеек подключены соответственно к первым выходам (i+2)-й, (i+4)-й и вторым выходам (j-4)-й, (j-2)-й вычислительных ячеек, первые выходы i-й, j-й и вторые выходы i-й, j-й вычислительных ячеек соединены соответственно с i-м входом одиннадцатой, вторым входом (j+2)-й и первым входом (i+8)-й, (j-6)-м входом пятнадцатой вычислительных ячеек, первый, второй выходы (i+8)-й, первый, второй входы семнадцатой и первый, второй входы восемнадцатой вычислительных ячеек подключены соответственно к i-м входам двенадцатой, четырнадцатой, второму выходу тринадцатой, первому выходу четырнадцатой и второму выходу двенадцатой, первому выходу шестнадцатой вычислительных ячеек, i-й вход k-й (k∈{13, 16, 19}) вычислительной ячейки соединен с (3-i)-м выходом (k-3+i)-й вычислительной ячейки, а первые выходы одиннадцатой, тринадцатой, семнадцатой, девятнадцатой и вторые выходы девятнадцатой, восемнадцатой, шестнадцатой, пятнадцатой вычислительных ячеек являются соответственно первым, вторым, третьим, четвертым и пятым, шестым, седьмым, восьмым выходами логического процессора, первый, третий, пятый, седьмой и второй, четвертый, шестой, восьмой входы которого подключены соответственно к первым и вторым входам третьей, пятой, четвертой, шестой вычислительных ячеек.