Аналоговый мультиплексор

Изобретение предназначено для воспроизведения функций многозначной логики и может быть использовано в системах вычислительной техники как средство обработки многозначных данных. Техническим результатом является обеспечение реализации произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов. Устройство содержит n×N интервальных идентификаторов, каждый из которых содержит два компаратора, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи. 2 ил., 1 табл.

 

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров и др.

Известны аналоговые мультиплексоры (см., например, патент РФ 2417434, кл. G06G 7/25, 2011 г.), которые содержат интервальный идентификатор и могут реализовать произвольную k-значную логическую функцию ƒ(x), принимающую одинаковые значения для k-1 различных значений ее аргумента х-входного k-уровневого сигнала.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых мультиплексоров, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип аналоговый мультиплексор (патент РФ 2117329, кл. G06G 7/25, 1998 г.), который содержит интервальный идентификатор и может реализовать произвольную k-значную логическую функцию ƒ(х), принимающую одинаковые значения для k-1 различных значений ее аргумента х- входного k-уровневого сигнала.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом мультиплексоре, содержащем интервальный идентификатор, который содержит замыкающий и размыкающий ключи, два компаратора и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенный выходом и первым, вторым входами соответственно к управляющему входу замыкающего, размыкающего ключей и выходам первого, второго компараторов, инвертирующие входы которых объединены, особенность заключается в том, что в него дополнительно введены n×N-1(N=kn-kn-1) аналогичных упомянутому интервальных идентификаторов, в каждом из n×N интервальных идентификаторов первый, второй, третий, четвертый, пятый входы и первый, второй выходы соединены соответственно с инвертирующим входом первого компаратора, неинвертирующими входами первого, второго компараторов, входами и выходами замыкающего, размыкающего ключей, все интервальные идентификаторы сгруппированы в N групп так, что i-я ( ) группа содержит n интервальных идентификаторов, в первой группе пятые входы всех интервальных идентификаторов объединены, в i-й группе первый выход предыдущего интервального идентификатора соединен с четвертым входом последующего интервального идентификатора, объединенные вторые выходы всех интервальных идентификаторов предыдущей группы подключены к объединенным пятым входам всех интервальных идентификаторов последующей группы, а объединенные вторые выходы всех интервальных идентификаторов N-й группы соединены с первым выходом n-го интервального идентификатора i-й группы и выходом аналогового мультиплексора.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого аналогового мультиплексора и схема интервального идентификатора, использованного при построении указанного мультиплексора.

Аналоговый мультиплексор содержит интервальные идентификаторы 111, …, 1Nn (N=kn-kn-1). Каждый интервальный идентификатор содержит первый и второй компараторы 21 и 22, подключенные выходами соответственно к первому и второму входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, выход которого соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, подсоединенных выходами соответственно к первому и второму выходам интервального идентификатора, второй, третий, четвертый, пятый и первый входы которого образованы соответственно неинвертирующими входами компараторов 21, 22, входами ключей 41, 42 и объединенными инвертирующими входами компараторов 21, 22. Все интервальные идентификаторы сгруппированы в N групп так, что i-я ( ) группа содержит идентификаторы 1i1, …, 1in, в i-й группе первый выход предыдущего интервального идентификатора соединен с четвертым входом последующего интервального идентификатора, пятые входы идентификаторов 111, …, 11n объединены, объединенные вторые выходы всех интервальных идентификаторов предыдущей группы подключены к объединенным пятым входам всех интервальных идентификаторов последующей группы, а объединенные вторые выходы идентификаторов 1N1, …, 1Nn соединены с первым выходом идентификатора 1in и выходом аналогового мультиплексора.

Работа предлагаемого аналогового мультиплексора осуществляется следующим образом. На первый и второй, третий входы идентификатора 1ij ( , ) подаются соответственно k-уровневый сигнал хj, принимающий логические значения 0, …, k-1, и напряжения, представляющие логические значения αij-0,5, αij+0,5 ( ). На четвертом входе идентификатора 1i1 и пятом входе идентификатора 111 фиксируются напряжения, представляющие соответственно логические значения и реализуемой k-значной логической функции ƒ(x1, …, xn) на i-м и (N+1)-м неповторяющихся наборах логических значений ее аргументов х1, …, хn. При этом число всех возможных неповторяющихся наборов логических значений аргументов реализуемой функции ƒ(x1, …, xn) равно kn,

и - kn-1 одинаковых логических значений функции ƒ(xl, …, xn). Если xjij(xj≠αij), то в идентификаторе 1ij и ключ 41 замкнут (разомкнут), а ключ 42 разомкнут (замкнут). Таким образом, на выходе предлагаемого аналогового мультиплексора получим

где · и ∧, ∨, - есть символы, обозначающие алгебраическое умножение и конъюнкцию, дизъюнкцию, инверсию двузначной логики. Согласно (1) настройка мультиплексора (фиг.1) на реализацию произвольной k-значной логической функции ƒ(x1, …, xn) выполняется с помощью напряжений, которые действуют на втором, третьем входах идентификатора 1ij и задают логическое значение αij, а также с помощью напряжений, которые действуют на четвертом, пятом входах соответственно идентификаторов 1i1, 1l1 и задают логические значения реализуемой функции. Например, для настройки мультиплексора (фиг.1) на реализацию трехзначной функции ƒ(x1,x2) (см. таблицу) имеем следующее: α11=1, α12=0, ƒ(1,0)=1; α21=1, α22=1, ƒ(1,1)=0; α31=1, α32=2, ƒ(1,2)=0; α41=2, α42=0, ƒ(2,0)=1; α51=2, α52=1, ƒ(2,1)=2; α61=2, α62=2, ƒ(2,2)=1; α71=0, α72=0, ƒ(0,0)=2.

x1 x2 ƒ(x1, x2) x1 x2 ƒ(x1, x2) x1 х2 ƒ(x1, x2)
0 0 2 1 0 1 2 0 1
0 1 2 1 1 0 2 1 2
0 2 2 1 2 0 2 2 1

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый мультиплексор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает реализацию произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов.

Аналоговый мультиплексор, предназначенный для реализации произвольной k-значной логической функции, зависящей от n аргументов - входных k-уровневых сигналов, содержащий интервальный идентификатор, который содержит замыкающий и размыкающий ключи, два компаратора и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, подсоединенный выходом и первым, вторым входами соответственно к управляющему входу замыкающего, размыкающего ключей и выходам первого, второго компараторов, инвертирующие входы которых объединены, отличающийся тем, что в него дополнительно введены n×N-1(N=kn-kn-1) аналогичных упомянутому интервальных идентификаторов, в каждом из n×N интервальных идентификаторов первый, второй, третий, четвертый, пятый входы и первый, второй выходы соединены соответственно с инвертирующим входом первого компаратора, неинвертирующими входами первого, второго компараторов, входами и выходами замыкающего, размыкающего ключей, все интервальные идентификаторы сгруппированы в N групп так, что i-я ( ) группа содержит n интервальных идентификаторов, в первой группе пятые входы всех интервальных идентификаторов объединены, в i-й группе первый выход предыдущего интервального идентификатора соединен с четвертым входом последующего интервального идентификатора, объединенные вторые выходы всех интервальных идентификаторов предыдущей группы подключены к объединенным пятым входам всех интервальных идентификаторов последующей группы, а объединенные вторые выходы всех интервальных идентификаторов N-й группы соединены с первым выходом n-го интервального идентификатора i-й группы и выходом аналогового мультиплексора.



 

Похожие патенты:

Изобретение относится к импульсной технике и может быть использовано для реализации различных логических функций четырех и менее переменных. .

Изобретение относится к импульсной технике и может быть использовано для реализации различных логических функций двух, трех, четырех и пяти переменных. .

Изобретение относится к имцульсной технике и может быть использовано для реализации различных регулярных и нерегулярных функций двух, трех и четырех переменных. .

Изобретение относится к импульсной технике и может быть использовано для реализации различных логических функций двух, трех и четырех переменных . .

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров.

Изобретение относится к вычислительной технике и автоматике и может быть использовано в качестве коммутатора с управлением по медианному признаку, в качестве устройства для воспроизведения функции медианы трех переменных и др.

Изобретение относится к вычислительной технике, автоматике и цифровой измерительной технике и может быть использовано в арифметико-логических устройствах последовательного действия для преобразования последовательного кода в параллельный с основанием √2, и наоборот, при разработке распределителей импульсов, а также при создании АЦП поразрядного кодирования и интерполяторов.

Изобретение относится к вычислительной технике, предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано как средство преобразования кодов. Техническим результатом является упрощение устройства. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, резистор, шестнадцать ключей. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является повышение достоверности функционирования за счет контроля правильности вычисления заданной логической функции в процессе работы. Устройство содержит группу n инверторов переменных, n групп передающих транзисторов, n - число входных переменных, по 2i, i=1, n транзисторов в группе, группу 2n инверторов настройки, выходной инвертор, входы n переменных, 2n входов настройки, группу 2n транзисторов отключения настройки, дополнительные инверторы, транзисторы подключения альтернативной цепочки, группу из шести дополнительных передающих транзисторов, вход напряжения питания, вход «Ноль вольт», выход ошибки, выход устройства. 5 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является снижение аппаратурных затрат на реализацию систем логических функций большого числа переменных. Устройство содержит группу n инверторов, n групп передающих транзисторов, группу 2n инверторов, инвертор, 2n блоков конституент нуля, m блоков вычисления функций. 6 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является снижение времени проверки работоспособности. Устройство содержит группу n инверторов, n групп передающих транзисторов, группу 2n инверторов настройки, выходной инвертор, группу 2n транзисторов переменных, группу 2n транзисторов отключения настройки, инвертор управления группой транзисторов переменных, транзистор управления тестом. 4 ил., 9 табл.
Наверх