Устройство хранения данных (варианты)



Устройство хранения данных (варианты)
Устройство хранения данных (варианты)
Устройство хранения данных (варианты)
Устройство хранения данных (варианты)
Устройство хранения данных (варианты)

 


Владельцы патента RU 2506633:

Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (RU)
Федеральное государственное унитарное предприятие "Российский Федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" - ФГУП "РФЯЦ - ВНИИЭФ" (RU)

Изобретение относится к вычислительной технике, в частности к средствам защиты от несанкционированного доступа к информации. Технический результат заключается в повышении надежности устройства хранения данных и обеспечении более высокой степени безопасности хранения информации. Устройство хранения данных содержит блок управления, первая группа входов-выходов которого соединена с группой входов-выходов блока памяти, причем дополнительно введены блок коммутации ключевых цепей и блок защиты ключевых цепей, группа входов которого является группой входов устройства хранения данных, а группа выходов соединена с группой входов блока коммутации ключевых цепей, первая группа входов-выходов которого является группой входов-выходов устройства хранения данных, а вторая группа входов-выходов соединена со второй группой входов-выходов блока управления. 2 н. и 3 з.п. ф-лы, 5 ил.

 

Изобретение относится к вычислительной технике, в частности к средствам защиты от несанкционированного доступа к информации.

Известно устройство хранения данных (см. патент JP №6085158, MПK:G06F 12/14 «Чип-карта с системой защиты от несанкционированного доступа», Watanabe Hiroshi, опубл.26.10.1994), содержащее блок управления, включающий в себя схему сравнения входного кода с установленным кодом, счетчик несовпадений при сравнении входного и установленного кода, схему формирования сигнала блокирования и схему блокирования информационной области, и память, состоящую из нескольких информационных областей. Для доступа к каждой информационной области используется один или несколько установленных кодов. Доступ к содержимому устройства возможен только при вводе извне кода и его совпадении с заранее установленным кодом. Тактирование и обеспечение питания блока управления осуществляется извне. Указанное устройство взято в качестве наиболее близкого аналога заявляемого изобретения.

Недостатками наиболее близкого аналога является отсутствие защиты, что приводит к возможности опасного внешнего воздействия (например, статического электричества) на информационные входы блока управления и памяти, кроме того, существует возможность прямого подбора кодовых данных по информационным линиям связи и анализа ответных реакций устройства с целью выбора оптимального алгоритма подбора.

Технический результат, на достижение которого направлено заявляемое изобретение, заключается в повышении надежности устройства хранения данных, а также обеспечении более высокой степени безопасности хранения информации.

Для достижения технического результата по первому варианту в устройстве хранения данных, содержащем блок управления, первая группа входов-выходов которого соединена с группой входов-выходов блока памяти, новым является то, что дополнительно введены блок коммутации ключевых цепей и блок защиты ключевых цепей, группа входов которого является группой входов устройства хранения данных, а группа выходов соединена с группой входов блока коммутации ключевых цепей, первая группа входов-выходов которого является группой входов-выходов устройства хранения данных, а вторая группа входов-выходов соединена со второй группой входов-выходов блока управления.

Указанная совокупность существенных признаков позволяет повысить надежность устройства хранения данных за счет исключения возможности опасного внешнего воздействия (например, статического электричества) на информационные входы блоков управления и памяти с целью их повреждения или уничтожения, а также повысить безопасность хранения данных за счет исключения возможности прямого подбора установленного кода по информационным линиям связи и анализа ответных реакций устройства с целью выбора оптимального алгоритма.

Объединение блоков управления и памяти в микропроцессорный модуль, а также объединение блоков коммутации ключевых цепей и защиты ключевых цепей в интеллектуальный блок защиты ключевых цепей позволяет уменьшить количество применяемых блоков, что также повышает надежность устройства.

Для достижения технического результата по второму варианту в устройстве хранения данных, содержащем блок управления, первая группа входов-выходов которого соединена с группой входов-выходов блока памяти, новым является то, что дополнительно введены блок коммутации ключевых цепей, постоянное запоминающее устройство, электрически стираемое перепрограммируемое запоминающее устройство, устройство формирования аналоговой составляющей, устройство выделения аналоговой составляющей и устройство выделения цифровой составляющей, первые группы входов-выходов устройств выделения аналоговой и цифровой составляющих объединены и является группой входов-выходов устройства хранения данных, а вторые группы входов-выходов соединены соответственно с первой и второй группами входов-выходов блока коммутации ключевых цепей, третья группа входов-выходов которого соединена со второй группой входов-выходов блока управления, группа выходов которого соединена с группой входов устройства формирования аналоговой составляющей, группа выходов которого соединена с группой входов блока коммутации ключевых цепей, третья и четвертая группы входов-выходов блока управления соединены соответственно с группами входов-выходов постоянного запоминающего устройства и электрически стираемого перепрограммируемого запоминающего устройства.

Указанная совокупность существенных признаков по второму варианту позволяет повысить надежность и обеспечить более высокую безопасность информации устройства хранения данных за счет исключения возможности воздействия на элементы питания и управления подключением информационных цепей, а также за счет исключения возможности получения информации о состоянии устройства и параметрах его включения применением кодовых последовательностей определенного формата. Схема разделения информации, включающая блок памяти, постоянное запоминающее устройство и электрически стираемое перепрограммируемое запоминающее устройство, также повышает надежность устройства хранения данных.

На фиг.1, фиг.2, фиг.3 и фиг.4 приведены структурные схемы реализации устройства хранения данных по первому варианту.

На фиг.5 приведена структурная схема реализации устройства хранения данных по второму варианту.

Устройство хранения данных (фиг.1) содержит блок 1 защиты ключевых цепей (БЗКЦ), блок 2 коммутации ключевых цепей (БККЦ), блок 3 управления (БУ) и блок 4 памяти (БП).

Первая группа входов-выходов БУ 3 соединена с группой входов-выходов БП 4. Группа входов БЗКЦ 1 является группой входов устройства хранения данных. Группа выходов БЗКЦ 1 соединена с группой входов БККЦ2. Первая группа входов-выходов БККЦ 2 является группой входов-выходов устройства хранения данных, а вторая группа входов-выходов соединена со второй группой входов-выходов БУ 3. Группа входов и группа входов-выходов устройства хранения данных подключены соответственно к группе выходов и группе входов-выходов внешнего соединителя 5.

Устройство хранения данных (фиг.2) содержит блок 1 защиты ключевых цепей, блок 2 коммутации ключевых цепей, микропроцессорный модуль 6.

Группа входов БЗКЦ 1 является группой входов устройства хранения данных. Группа выходов БЗКЦ 1 соединена с группой входов БККЦ 2. Первая группа входов-выходов БККЦ 2 является группой входов-выходов устройства хранения данных, а вторая группа входов-выходов соединена с группой входов-выходов микропроцессорного модуля 6. Группа входов и группа входов-выходов устройства хранения данных подключены соответственно к группе выходов и группе входов-выходов внешнего соединителя 5.

Устройство хранения данных (фиг.3) содержит интеллектуальный блок 7 защиты ключевых цепей (ИБЗКЦ), блок 3 управления и блок 4 памяти.

Первая группа входов-выходов БУ 3 соединена с группой входов-выходов БП 4. Группа входов и первая группа входов-выходов ИБЗКЦ 7 являются группами входов и входов-выходов устройства хранения данных соответственно. Вторая группа входов-выходов ИБЗКЦ 7 соединена со второй группой входов-выходов БУ 3. Группа входов и группа входов-выходов устройства хранения данных подключены соответственно к группе выходов и группе входов-выходов внешнего соединителя 5.

Устройство хранения данных (фиг.4) содержит интеллектуальный блок 7 защиты ключевых цепей (ИБЗКЦ) и микропроцессорный модуль 6.

Группа входов и первая группа входов-выходов ИБЗКЦ 7 являются группами входов и входов-выходов устройства хранения данных соответственно. Вторая группа входов-выходов ИБЗКЦ 7 соединена с группой входов-выходов микропроцессорного модуля 6. Группа входов и группа входов-выходов устройства хранения данных подключены соответственно к группе выходов и группе входов-выходов внешнего соединителя 5.

Устройство хранения данных (фиг.5) содержит БККЦ 2, БУ 3, БП 4, постоянное запоминающее устройство (ПЗУ) 8, электрически стираемое перепрограммируемое запоминающее устройство (ЭСППЗУ) 9, устройство формирования аналоговой составляющей (УФАС) 10, устройство выделения аналоговой составляющей (УВАС) 11 и устройство выделения цифровой составляющей (УВЦС) 12.

Первые группы входов-выходов УВАС 11 и УВЦС 12 объединены и являются группой входов выходов устройства хранения данных, а вторые группы входов-выходов соединены соответственно с первой и второй группами входов-выходов БККЦ 2. Третья группа входов-выходов БККЦ 2 соединена со второй группой входов-выходов БУ 3. Группа выходов БУ 3 соединена с группой входов УФ АС 10, группа выходов которого соединена с группой входов БККЦ 2. Третья и четвертая группы входов-выходов БУ 3 соединены соответственно с группами входов-выходов ПЗУ 8 и ЭСППЗУ 9. Группа входов-выходов устройства хранения данных подключена к группе входов-выходов внешнего соединителя 5.

БЗКЦ 1 представляет собой комбинационную логическую схему, связь между входными и выходными переменными в которой задается с помощью булевых функций, и осуществляет выборочное подключение коммутирующих цепей. Выходные переменные однозначно определяются значениями входных переменных. Для их схемотехнической реализации можно использовать логические элементы, которые реализуют булевы функции, например мультиплексоры, демультиплексоры, комбинационное устройство сдвига, компараторы, сумматоры, цифровые функциональные преобразователи.

БККЦ 2 состоит из компактных реле с коммутационной способностью и низким потреблением мощности серии NG6D. Микросхему серии 1554ЛАх ТТЛШ логике «И-НЕ» можно использовать как элемент сравнения на входе БЗКЦ 1.

Для реализации указанных выше вариантов устройства хранения данных в качестве БУ 3 можно применить микроконтроллер 1886ВЕхх отечественной разработки, в качестве БП 4 - микросхему ЭСППЗУ (электрически перепрограммируемое постоянное запоминающее устройство) 558РТ2А, в качестве микропроцессорного модуля 6 - микросхему 1986 ВЕ9х.

ИБЗКЦ 7 представляет собой автомат для выполнения логических операций, обладающий способностью запоминания отдельных состояний переменных. Выходные переменные зависят не только от входных переменных, но и от текущего состояния устройства. Значения запоминаются с помощью триггеров на длительность такта. Новое состояние автомата определяется, с одной стороны, предшествующим состоянием и, с другой стороны, значениями входных переменных. Для их схемотехнической реализации можно использовать следующие элементы: счетчики, регистры сдвига, генератор псевдослучайных последовательностей, асинхронные и синхронные обработчики сигналов.

ПЗУ 8 может быть выполнено на микросхеме типа 1623РТ2.

ЭСППЗУ 9 может быть выполнено на микросхеме типа 558РР4.

УФАС 10 может быть выполнено по схеме (Г.И.Волович «Схемотехника аналоговых и аналогово-цифровых электронных устройств» - М.: Издательский дом «Додэка-ХХI», 2005 г., стр.412-413, рис.8.32).

УВАС 11 может быть выполнено по схеме (Г.И.Волович «Схемотехника аналоговых и аналогово-цифровых электронных устройств» - М.: Издательский дом «Додэка-ХХI», 2005 г., стр.412-413, рис.8.33, 8.34).

УВЦС 12 может быть выполнено по схеме (Г.И. Волович «Схемотехника аналоговых и аналогово-цифровых электронных устройств» - М.: Издательский дом «Додэка-ХХI», 2005 г., стр.411-412, рис.8.30).

Схема взаимодействия блоков УФ АС 10, УВАС 11 и УВЦС 12 может быть реализована согласно схеме (В.В.Денисенко «Компьютерное управление технологическим процессом, экспериментом, оборудованием» - М.: Горячая линия - Телеком, 2009 г., стр.74).

На принцип работы устройства не влияет вариант реализации.

Устройство хранения данных работает следующим образом.

Работа основывается на совокупности программных и аппаратных средств микропроцессорной системы.

Для устройств хранения данных, показанных на фиг.1-фиг.4, с источника питания (на фигурах не показано) поступают напряжения, которые необходимы для функционирования устройств, в частности цифровых интегральных микросхем и аналоговых устройств.

В устройствах хранения данных (фиг.1 и фиг.2) с группы выходов внешнего соединителя 5 на БЗКЦ 1 поступает управляющая информация. В БЗКЦ 1 внешний управляющий сигнал производит выборочное подключение коммутирующих цепей БККЦ 2. С группы входов-выходов внешнего соединителя 5 через блок БККЦ 2 в блок БУ 3 или микропроцессорный модуль 6 (в зависимости от варианта реализации) поступает информация, которая подвергается преобразованию по алгоритму, заложенному в БП 4 или микропроцессорном модуле 6 и сохраняется.

В устройствах хранения данных (фиг.3 и фиг.4) с группы выходов внешнего соединителя 5 на вход ИБЗКЦ 7 поступает управляющая информация, которая, проходя через систему выбора коммутирующих цепей, представляющую собой автомат для выполнения логических операций, обладающий способностью запоминания отдельных состояний переменных, коммутирует выбранные ключевые цепи. С группы входов-выходов внешнего соединителя 5 через ИБЗКЦ 7 на БУ 3 или микропроцессорный модуль 6 (в зависимости от варианта реализации) поступает информация, подвергающаяся преобразованию по алгоритму, заложенному БП 4 или микропроцессорном модуле 6 и сохраняется.

В устройстве хранения данных (фиг.5) от внешнего соединителя 5 на УВАС 11 и УВЦС 12 поступает смешанный аналого-цифровой сигнал, несущий в себе информацию, управляющую коммутацией ключевых цепей в БККЦ 2, и данные, подвергающиеся преобразованию в БУ 3, согласно ключевой информации, содержащейся в ЭСППЗУ 9, по алгоритму, содержащемуся в ПЗУ 8, и дальнейшему хранению в БП 4. Выделение аналоговой и цифровой составляющих сигнала происходит благодаря сильному различию диапазонов частот. Ответная команда формируется аналогичным образом с использованием УФ АС 10.

Таким образом, варианты построения устройства хранения данных обеспечивают повышение надежности от воздействия внешних факторов путем использования свойств компонентов, входящих в состав устройства.

1. Устройство хранения данных, содержащее блок управления, первая группа входов-выходов которого соединена с группой входов-выходов блока памяти, отличающееся тем, что дополнительно введены блок коммутации ключевых цепей и блок защиты ключевых цепей, группа входов которого является группой входов устройства хранения данных, а группа выходов соединена с группой входов блока коммутации ключевых цепей, первая группа входов-выходов которого является группой входов-выходов устройства хранения данных, а вторая группа входов-выходов соединена со второй группой входов-выходов блока управления.

2. Устройство хранения данных по п.1, отличающееся тем, что блоки управления и памяти объединены в микропроцессорный модуль, группа входов-выходов которого является второй группой входов-выходов блока управления.

3. Устройство хранения данных по п.1, отличающееся тем, что блоки коммутации ключевых цепей и блок защиты ключевых цепей объединены в интеллектуальный блок защиты ключевых цепей, группа входов которого является группой входов устройства хранения данных, а первая группа входов-выходов является группой входов-выходов устройства хранения данных, вторая группа входов-выходов интеллектуального блока защиты ключевых цепей является второй группой входов-выходов блока коммутации ключевых цепей.

4. Устройство хранения данных по п.1, отличающееся тем, что блоки управления и памяти объединены в микропроцессорный модуль, а блоки коммутации ключевых цепей и блок защиты ключевых цепей объединены в интеллектуальный блок защиты ключевых цепей, группа входов которого является группой входов устройства хранения данных, а первая группа входов-выходов является группой входов-выходов устройства хранения данных соответственно, вторая группа входов-выходов интеллектуального блока защиты ключевых цепей является второй группой входов-выходов блока коммутации ключевых цепей, группа входов-выходов микропроцессорного модуля является второй группой входов выходов блока управления.

5. Устройство хранения данных, содержащее блок управления, первая группа входов-выходов которого соединена с группой входов-выходов блока памяти, отличающееся тем, что дополнительно введены блок коммутации ключевых цепей, постоянное запоминающее устройство, электрически стираемое перепрограммируемое запоминающее устройство, устройство формирования аналоговой составляющей, устройство выделения аналоговой составляющей и устройство выделения цифровой составляющей, первые группы входов-выходов устройств выделения аналоговой и цифровой составляющих объединены и является группой входов-выходов устройства хранения данных, а вторые группы входов-выходов соединены соответственно с первой и второй группами входов-выходов блока коммутации ключевых цепей, третья группа входов-выходов которого соединена со второй группой входов-выходов блока управления, группа выходов которого соединена с группой входов устройства формирования аналоговой составляющей, группа выходов которого соединена с группой входов блока коммутации ключевых цепей, третья и четвертая группы входов-выходов блока управления соединены соответственно с группами входов-выходов постоянного запоминающего устройства и электрически стираемого перепрограммируемого запоминающего устройства.



 

Похожие патенты:

Изобретение относится к карте полупроводниковой памяти для хранения цифрового содержимого и устройству считывания данных для считывания цифрового содержимого с карты полупроводниковой памяти.

Изобретение относится к защищенной памяти, в частности к памяти, обеспечивающей множество уровней защиты для зон приложений. .

Изобретение относится к полупроводниковому запоминающему устройству с множеством запоминающих ячеек и применяется преимущественно в картах со встроенной микросхемой, таких как карты-удостоверения, кредитные карты, расчетные карты и др.

Способ шифрования с использованием ключа K шифрования с длиной k ключа по меньшей мере одного сообщения M, содержащего однородно распределенные символы, причем k битов шифруют (830) из сообщений длиной по меньшей мере k битов, в то время как более короткие сообщения удлиняются (840), например, посредством заполнения незначащей информацией или последовательного соединения для получения удлиненного сообщения длиной по меньшей мере k битов перед шифрованием.

Изобретение относится к управлению цифровыми правами, а именно к управлению доступом к зашифрованным элементам данных. Техническим результатом является повышение защищенности данных.

Изобретение относится к системам технических средств защиты авторских прав. Технический результат заключается в уменьшении вероятности несанкционированного доступа к обновлениям программ.

Изобретение относится к вычислительной технике и электросвязи, предназначено для решения задач защиты компьютерной информации. Наиболее предпочтительной областью использования изобретения является построение генераторов псевдослучайных чисел (ГПСЧ), а также криптографических примитивов хеширования, блочного и поточного шифрования. Техническим результатом изобретения является повышение криптостойкости и увеличение быстродействия итеративного криптографического преобразования данных. Указанный технический результат при осуществлении изобретения достигается тем, что в итеративном криптографическом преобразовании данных, включающем формирование из секретного ключа с помощью процедуры разворачивания ключа последовательности раундовых ключей K1, K2,…, KR, где R - число раундов преобразования; формирование по входному блоку М блока С в соответствии с выражением С:=М; выполнение R раундов преобразования, при этом преобразование блока данных на i-м раунде записывается в виде С:=Е(С, Ki), где Е() - раундовая функция преобразования, Ki - раундовый ключ, используемый на i-м раунде, полученное значение С:=Е(С, Ki) при i<R поступает на вход следующего раунда, а результат действия последнего раунда С:=Е(С, KR) является результатом преобразования; дополнительно из каждого раундового ключа Ki формируют N раундовых подключей Ki1, Ki2,…, KiN, где N - число траекторий раундовых преобразований в каждом раунде; при выполнении каждого i-го раунда создают N копий Сi1, Ci2,…, СiN входного блока данных С, каждую копию Cij подвергают стохастическому преобразованию Eij, которое записывается в виде Cij:=Eij(Cij, Kij), преобразованные значения Cij поступают на входы комбинационной схемы F, функцией которой является параллельная композиция различных траекторий раундовых преобразований, результат действия комбинационной схемы С:=F(Ci1, Сi2,…, CiN) объявляют результатом раунда. В частном случае стохастическое преобразование Еij включает представление входного блока Cij, промежуточных результатов преобразования и раундового подключа Kij в виде квадратного массива бит размерностью 8×8; сложение по модулю два (XOR) входного блока Cij и раундового подключа Kij, разбиение результата на строки r1, r2,…, r8 и выполнение для каждой строки операции замены с использованием таблицы S размерностью 8×256; разбиение результата на столбцы с1, с2,…, с8 и выполнение для каждого столбца операции замены с использованием таблицы S размерностью 8×256. Благодаря совокупности перечисленных решений увеличивается криптостойкость преобразования за счет выполнения последовательной и параллельной композиции раундовых преобразований и повышается быстродействие за счет появления возможности сокращения числа раундов и выполнения всех раундовых преобразований Cij:=Eij(Cij, Kij) параллельно.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении защищенности информации за счет совместного применения нескольких факторов аутентификации пользователей.

Изобретение относится к защите от несанкционированного доступа к информации, хранимой в вычислительной сети, и может быть использовано в автоматизированных системах обработки информации.

Настоящее изобретение предоставляет способ аутентификации авторского права устройства в автономном режиме, систему защиты цифровых прав и способ предоставления цифровых контентов, который, главным образом, включает в себя встроенный в цифровой контент агент аутентификации, и упомянутый агент аутентификации, в отличие от издателя авторских прав на стороне сервера, аутентифицирует сертификацию воспроизведения устройства перед воспроизведением цифрового контента.

Изобретение относится к области видеоаутентификации пользователя. Техническим результатом является предотвращение фальсификации аутентификационной фотографии, выполняемой при помощи виртуальной камеры.

Изобретение относится к способам и средствам криптографического преобразования информации в электронных вычислительных комплексах и ЭВМ. Повышение скрытности и оперативности преобразования достигается тем, что в способе, основанном на разбивке исходного 32-разрядного входного вектора на восемь последовательно идущих 4-разрядных входных векторов, каждый из которых соответствующим ему узлом замены преобразуется в 4-разрядный выходной вектор, которые последовательно объединяются в 32-разрядный выходной вектор, причем предварительно в каждом узле замены размещают таблицы преобразования из шестнадцати строк каждая, содержащих по четыре бита заполнения в строке, являющихся соответствующими 4-разрядными выходными векторами, используют четыре узла замены по одному для каждой пары 4-разрядных входных векторов, причем в каждом узле замены используют регистр центрального процессора, в который размещают по две таблицы преобразования, а преобразование пар 4-разрядных входных векторов в пары 4-разрядных выходных векторов в соответствующем узле замены осуществляют коммутацией предварительно размещенных строк таблиц преобразования в регистр центрального процессора соответствующего узла замены путем использования пар 4-разрядных входных векторов в виде адресов коммутации.

Изобретение относится к области защиты информации, а именно к обеспечению информационной безопасности сетевого взаимодействия информационных служб и клиентов. Предлагаемый способ позволяет обеспечить удаленный мониторинг и управление информационной безопасностью сетевого взаимодействия на основе использования системы доменных имен, вне зависимости от топологии сети и расположения точки мониторинга (межсетевого экрана) и клиентов, осуществлять управление и мониторинг сетевого трафика как на этапе установления сеанса соединения, так и на этапе информационного обмена клиента и информационных служб, осуществлять фильтрацию трафика с учетом любых значимых полей сетевых пакетов, управление доступом клиентов к информационным службам после установления сеанса соединения, фильтрацию трафика на наличие сведений конфиденциального характера и сведений, составляющих государственную тайну.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении защищенности информации за счет совместного применения нескольких факторов аутентификации пользователей.

Изобретение относится к вычислительной технике, в частности к способам защиты информации от вредоносных программ. Техническим результатом является обеспечение безопасности вычислительных устройств за счет автоматизированного анализа исполняемого кода.

Изобретение относится к системам и способам безопасной передачи данных в небезопасных сетях. Технический результат заключается в повышении уровня защиты данных при передаче в небезопасных сетях.

Изобретение относится к системам и способам проверки потока данных, передающихся по сети, на наличие угроз. .

Изобретение относится к электросвязи и может быть использовано в системах защиты от компьютерных атак путем их оперативного выявления и блокирования в информационно-вычислительных сетях (ИВС).
Наверх