Реляторный модуль



Реляторный модуль
Реляторный модуль

 


Владельцы патента RU 2518664:

Общество с ограниченной ответственностью "ИВЛА-ОПТ" (RU)

Изобретение предназначено для воспроизведения бесповторных функций бесконечнозначной логики и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации. Техническим результатом является обеспечение реализации любой из функций вида ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))), где x1, …, х5 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,4 ¯ ) , при максимальном времени задержки распространения сигнала, равном времени задержки релятора. Устройство содержит десять реляторов (11, …, 1010), каждый из которых содержит компаратор (2), элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (3), размыкающий и замыкающий ключи (41 и 42). 2 ил., 1 табл.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны реляторные модули (см., например, патент РФ 2188453, кл. G06G 7/25, 2002 г.), которые содержат реляторы и могут реализовать любую из функций вида ext1(x1, ext2(x2, x3)), где х1, х2, х3 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,2 ¯ ) .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных реляторных модулей, относятся ограниченные функциональные возможности и низкое быстродействие, обусловленные соответственно тем, что не выполняется реализация любой из функций вида ext1(x1, ext2(x2, ext3(ext4(x4, x5)))) и максимальное время задержки распространения сигнала равно 2τp, где τp есть время задержки релятора.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип реляторный модуль (фиг.1 в описании изобретения к патенту РФ 2445697, кл. G06G 7/25, 2012 г.), который содержит три релятора и может реализовать любую из функций вида ext1(x1, ext2(x2, x3)), где х1, х2, x3 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,2 ¯ ) , и в котором максимальное время задержки распространения сигнала равно τp, где τp есть время задержки релятора.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций вида ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))).

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из функций вида ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))), где x1, …, х5 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,4 ¯ ) , при сохранении быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в реляторном модуле, содержащем три релятора, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых являются соответственно первым и вторым переключательными входами релятора, первый, второй компараторные входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора и объединенными выходами размыкающего, замыкающего ключей, особенность заключается в том, что в него дополнительно введены семь аналогичных упомянутым реляторов, объединенные первые компараторные, первые переключательные входы первого-четвертого реляторов, объединенные вторые компараторный, переключательный входы четвертого, первые компараторные входы пятого, седьмого, второй компараторный вход шестого реляторов и объединенные вторые компараторный, переключательный входы второго, вторые компараторные входы седьмого, девятого, первый компараторный вход восьмого реляторов соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, объединенные вторые компараторный, переключательный входы третьего, первые компараторные входы шестого, девятого, десятого реляторов и объединенные вторые компараторный, переключательный входы первого, вторые компараторные входы пятого, восьмого, десятого реляторов образуют соответственно четвертый и пятый информационные входы реляторного модуля, выходы первого, второго, третьего и четвертого реляторов, подключенных входами управления к первому настроечному входу реляторного модуля, соединены соответственно с вторыми переключательными входами пятого, седьмого, первым переключательным входом шестого реляторов и объединенными первыми переключательными входами пятого, седьмого, вторым переключательным входом шестого реляторов, выходы пятого, шестого и седьмого реляторов, подключенных входами управления к второму настроечному входу реляторного модуля, соединены соответственно с вторым переключательным входом восьмого, первым переключательным входом девятого реляторов и объединенными первым переключательным входом восьмого, вторым переключательным входом девятого реляторов, а выходы восьмого и девятого реляторов, подключенных входами управления к третьему настроечному входу реляторного модуля, соединены соответственно с вторым и первым переключательными входами десятого релятора, вход управления и выход которого образуют соответственно четвертый настроечный вход и выход реляторного модуля.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого реляторного модуля и схема релятора, использованного при построении указанного модуля.

Реляторный модуль содержит реляторы 11, …, 110. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей 41 и 42, входы которых являются соответственно первым и вторым переключательными входами релятора, первый, второй компараторные входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора 2 и объединенными выходами ключей 41, 42. Объединенные первые компараторные, первые переключательные входы реляторов 11, 12, 13, 14, объединенные вторые компараторный, переключательный входы релятора 14, первые компараторные входы реляторов 15, 17, второй компараторный вход релятора 16 и объединенные вторые компараторный, переключательный входы релятора 12, вторые компараторные входы реляторов 17, 19, первый компараторный вход релятора 18 соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, объединенные вторые компараторный, переключательный входы релятора 13, первые компараторные входы реляторов 16, 19, 110 и объединенные вторые компараторный, переключательный входы релятора 11, вторые компараторные входы реляторов 15, 18, 110 образуют соответственно четвертый и пятый информационные входы реляторного модуля, выходы реляторов 11, 12, 13 и 14, подключенных входами управления к первому настроечному входу реляторного модуля, соединены соответственно с вторыми переключательными входами реляторов 15, 17, первым переключательным входом релятора 16 и объединенными первыми переключательными входами реляторов 15, 17, вторым переключательным входом релятора 16, выходы реляторов 15, 16 и 17, подключенных входами управления к второму настроечному входу реляторного модуля, соединены соответственно с вторым переключательным входом релятора 18, первым переключательным входом релятора 19 и объединенными первым переключательным входом релятора 18, вторым переключательным входом релятора 19, а выходы реляторов 18 и 19, подключенных входами управления к третьему настроечному входу реляторного модуля, соединены соответственно с вторым и первым переключательными входами релятора 110, вход управления и выход которого образуют соответственно четвертый настроечный вход и выход реляторного модуля.

Работа предлагаемого реляторного модуля осуществляется следующим образом. На его первый, …, пятый информационные входы подаются соответственно аналоговые сигналы (напряжения) х1, …, х5; на его первом, …, четвертом настроечных входах фиксируются соответственно необходимые управляющие сигналы f1, …, f4∈{0,1}. Если на входе управления релятора присутствует логический «0» (логическая «1») и сигнал на его первом компараторном входе больше либо меньше сигнала на его втором компараторном входе, то ключ 41 соответственно разомкнут (замкнут) либо замкнут (разомкнут), а ключ 42 соответственно замкнут (разомкнут) либо разомкнут (замкнут). Таким образом, сигнал Z на выходе предлагаемого реляторного модуля при всех возможных вариантах упорядочения сигналов х2, х3, х4, х5 и всех возможных комбинациях значений сигналов f2, будет принимать значения, указанные в представленной ниже таблице, в которой y i = e x t 1 ( x 1 , x i ) ( i = 2,5 ¯ , e x t 1 = { max п р и f 1 = 1 min п р и f 1 = 0 ) .

Варианты упорядочения Z
f2=0 f2=1 f2=0 f2=1 f2=0 f2=1 f2=0 f2=1
f3=0 f3=0 f3=1 f3=1 f3=0 f3=0 f3=1 f3=1
f4=0 f4=0 f4=0 f4=0 f4=1 f4=1 f4=1 f4=1
x2<x3<x4<x5 y2 y3 y2 y4 y2 y3 y2 y5
x2<x3<x5<x4 y2 y3 y2 y5 y2 y3 y2 y4
x2<x4<x3<x5 y2 y4 y2 y3 y2 y3 y2 y5
x2<x5<x3<x4 y2 y5 y2 y3 y2 y3 y2 y4
x2<x4<x5<x3 y2 y4 y2 y3 y2 y5 y2 y3
x2<x5<x4<x3 y2 y5 y2 y3 y2 y4 y2 y3
x4<x2<x3<x5 y4 y2 y2 y3 y2 y3 y2 y5
x5<x2<x3<x3 y5 y2 y2 y3 y2 y3 y2 y4
x4<x2<x5<x3 y4 y2 y2 y3 y2 y5 y2 y3
x5<x2<x4<x3 y5 y2 y2 y3 y2 y4 y2 y3
x3<x2<x4<x5 y3 y2 y2 y4 y3 y2 y2 y5
x3<x2<x5<x4 y3 y2 y2 y5 y3 y2 y2 y4
x3<x4<x2<x5 y3 y2 y4 y2 y3 y2 y2 y5
x3<x5<x2<x4 y3 y2 y5 y2 y3 y2 y2 y4
x4<x3<x2<x5 y4 y2 y3 y2 y3 y2 y2 y5
x5<x3<x2<x4 y5 y2 y3 y2 y3 y2 y2 y4
x4<x5<x2<x3 y4 y2 y2 y3 y5 y2 y2 y3
x5<x4<x2<x3 y5 y2 y2 y3 y4 y2 y2 y3
x3<x4<x5<x2 y3 y2 y4 y2 y3 y2 y5 y2
x3<x5<x4<x2 y3 y2 y5 y2 y3 y2 y4 y2
x4<x3<x5<x2 y4 y2 y3 y2 y3 y2 y5 y2
x5<x3<x4<x2 y5 y2 y3 y2 y3 y2 y4 y2
x4<x5<x3<x2 y4 y2 y3 y2 y5 y2 y3 y2
x5<x4<x3<x2 y5 y2 y3 y2 y4 y2 y3 y2

С учетом данных, приведенных в таблице, имеем

Z=ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))),

где e x t m = { max п р и f m = 1 min п р и f m = 0 ( m = 1,4 ¯ )

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый реляторный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, поскольку обеспечивает реализацию любой из функций вида ext1(x1, ext2(x2, ext3(x3, ext4(x4, x5)))), где х1, …, х5 - входные аналоговые сигналы; extm=max либо extm=min ( m = 1,4 ¯ ) . При этом максимальное время задержки распространения сигнала в предлагаемом реляторном модуле равно τp, где τp есть время задержки релятора.

Реляторный модуль, предназначенный для воспроизведения бесповторных функций бесконечнозначной логики, содержащий три релятора, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом размыкающего и замыкающего ключей, входы которых являются соответственно первым и вторым переключательными входами релятора, первый, второй компараторные входы и выход которого образованы соответственно неинвертирующим, инвертирующим входами компаратора и объединенными выходами размыкающего, замыкающего ключей, отличающийся тем, что в него дополнительно введены семь аналогичных упомянутым реляторов, объединенные первые компараторные, первые переключательные входы первого-четвертого реляторов, объединенные вторые компараторный, переключательный входы четвертого, первые компараторные входы пятого, седьмого, второй компараторный вход шестого реляторов и объединенные вторые компараторный, переключательный входы второго, вторые компараторные входы седьмого, девятого, первый компараторный вход восьмого реляторов соединены соответственно с первым, вторым и третьим информационными входами реляторного модуля, объединенные вторые компараторный, переключательный входы третьего, первые компараторные входы шестого, девятого, десятого реляторов и объединенные вторые компараторный, переключательный входы первого, вторые компараторные входы пятого, восьмого, десятого реляторов образуют соответственно четвертый и пятый информационные входы реляторного модуля, выходы первого, второго, третьего и четвертого реляторов, подключенных входами управления к первому настроечному входу реляторного модуля, соединены соответственно с вторыми переключательными входами пятого, седьмого, первым переключательным входом шестого реляторов и объединенными первыми переключательными входами пятого, седьмого, вторым переключательным входом шестого реляторов, выходы пятого, шестого и седьмого реляторов, подключенных входами управления к второму настроечному входу реляторного модуля, соединены соответственно с вторым переключательным входом восьмого, первым переключательным входом девятого реляторов и объединенными первым переключательным входом восьмого, вторым переключательным входом девятого реляторов, а выходы восьмого и девятого реляторов, подключенных входами управления к третьему настроечному входу реляторного модуля, соединены соответственно с вторым и первым переключательными входами десятого релятора, вход управления и выход которого образуют соответственно четвертый настроечный вход и выход реляторного модуля.



 

Похожие патенты:

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.

Изобретение предназначено для воспроизведения функций непрерывной логики и может быть использовано в системах вычислительной техники как средство логической обработки континуальных данных.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и многозначной вычислительной технике и может быть использовано для построения функциональных узлов многозначных вычислительных машин, средств автоматического регулирования и управления, многозначных процессоров.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения бесповторных функций бесконечнозначной логики, зависящих от трех аргументов - входных аналоговых сигналов.

Изобретение относится к адресному идентификатору. Технический результат заключается в расширении функциональных возможностей адресного идентификатора за счет обеспечения выполнения адресной идентификации минимального, супраминимального, субмаксимального или максимального из четырех входных аналоговых сигналов при сохранении быстродействия прототипа. Адресный идентификатор содержит соединенные между собой шесть компараторов, пятнадцать переключателей и одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил., 1 табл.
Наверх