Устройство для выделения модуля разности двух входных токов

Авторы патента:

Чернов Николай Иванович (RU)

Югай Владислав Яковлевич (RU)

Бутырлагин Николай Владимирович (RU)

Прокопенко Николай Николаевич (RU)

H03K19/00 - Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход (схемы для компьютерных систем, использующих нечеткую логику G06N 7/02); инверторные схемы

Владельцы патента RU 2520416:

Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") (RU)

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п. Техническим результатом является обеспечение логической операции выделения модуля разности двух входных токов, соответствующих многозначным логическим уравнениям. Устройство для выделения модуля разности двух входных токов содержит токовый вход (1) и токовый выход (2), первый (3) входной транзистор, эмиттер которого соединен с токовым входом устройства (1), база подключена к первому (4) источнику вспомогательного напряжения, а коллектор соединен со входом токового зеркала (5), согласованного с первой (6) шиной источника питания, второй (7) входной транзистор, эмиттер которого соединен с токовым входом (1) устройства, а база подключена ко второму (8) источнику вспомогательного напряжения. Коллектор второго (7) входного транзистора соединен с токовым выходом (2) устройства, причем токовый выход (2) устройства согласован со второй (9) шиной источника питания. 1 з.п. ф-лы, 8 ил.

Предполагаемое изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п.

В современной аналого-цифровой микросхемотехнике широкое применение получила структура преобразователя входных токовых сигналов с токовым выходом (фиг.1), которая является базовой для так называемых усилителей с «токовой» обратной связью [1-8].

Ближайшим прототипом предлагаемого устройства является каскад преобразования двух входных токов, представленный в патенте US 5.791.414 fig.2. Данная структура присутствует также в других патентах [2-7] и статьях [8].

Существенный недостаток известного устройства состоит в том, что оно не выполняет логическую функцию выделения модуля разности двух входных логических токов, что не позволяет реализовывать на его основе различные логические элементы средств вычислительной техники в элементном базисе линейной алгебры [9, 10].

Основная задача предлагаемого изобретения состоит в реализации логической операции выделения модуля разности двух входных токов, соответствующих многозначным логическим уравнениям.

Поставленная задача решается тем, что в устройстве для преобразования входных токов (фиг.1), содержащем токовый вход 1 и токовый выход 2, первый 3 входной транзистор, эмиттер которого соединен с токовым входом устройства 1, база подключена к первому 4 источнику вспомогательного напряжения, а коллектор соединен со входом токового зеркала 5, согласованного с первой 6 шиной источника питания, второй 7 входной транзистор, эмиттер которого соединен с токовым входом 1 устройства, а база подключена ко второму 8 источнику вспомогательного напряжения, предусмотрены новые связи - коллектор второго 7 входного транзистора соединен с токовым выходом 2 устройства, причем токовый выход 2 устройства согласован со второй 9 шиной источника питания.

Схема устройства-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с п.1 и п.2 формулы изобретения.

На фиг.3 показана схема заявляемого устройства фиг.2 в среде компьютерного моделирования Cadence на моделях SiGe интегральных транзисторов при неодинаковых напряжениях вспомогательных источников 4 и 8.

На фиг.4 приведена осциллограмма входных (I(in2), I(Iin2)) и выходных (Iout) токов устройства фиг.3.

На фиг.5 приведена схема устройства фиг.3 для случая, когда напряжения вспомогательных источников 4 и 8 одинаковы, а токовое зеркало 5 реализовано на биполярных р-n-р транзисторах Q2, Q4.

На фиг.6 показана осциллограмма входных (I(in2), I(Iin2)) и выходных (Iout) сигналов устройства фиг.5.

На фиг.7 представлена схема заявляемого устройства фиг.2 для случая, когда токовое зеркало 5 выполнено на транзисторах Q4 и Q2, а напряжения вспомогательных источников 4 и 8 неодинаковы.

На фиг.8 приведена осциллограмма входных (I(in2), I(Iin2)) и выходных (Iout) сигналов устройства фиг.7.

Устройство для выделения модуля разности двух входных токов фиг.2 содержит токовый вход 1 и токовый выход 2, первый 3 входной транзистор, эмиттер которого соединен с токовым входом устройства 1, база подключена к первому 4 источнику вспомогательного напряжения, а коллектор соединен со входом токового зеркала 5, согласованного с первой 6 шиной источника питания, второй 7 входной транзистор, эмиттер которого соединен с токовым входом 1 устройства, а база подключена ко второму 8 источнику вспомогательного напряжения. Коллектор второго 7 входного транзистора соединен с токовым выходом 2 устройства, причем токовый выход 2 устройства согласован со второй 9 шиной источника питания. В цепь выхода 2 включается нагрузка устройства 10, например, следующий логический элемент.

На фиг.2, в соответствии с п.2 формулы изобретения, напряжения первого 4 и второго 8 источников вспомогательных напряжений незначительно отличаются друг от друга (фиг.3, фиг.7), а также могут принимать одинаковые значения (фиг.5), что сказывается на паразитных «всплесках» и «провалах» выходных токовых координат.

Рассмотрим работу предлагаемой схемы для выделения модуля разности двух входных токов фиг.2.

В отсутствие входного разностного тока $I_{в х .1}^{(+)} - I_{в х .2}^{(-)} = 0$ на входе 1 (Bx.i) транзисторы 3 и 7 заперты потенциалами источников вспомогательных напряжений 4 и 8 соответственно. Выходные токи коллекторов этих транзисторов отсутствуют, выходной ток токового зеркала 5 также равен нулю. В результате этого на токовом выходе 2 ток также отсутствует.

При разных по величине и противоположных по направлению токах $I_{в х .1}^{(+)} - I_{в х .2}^{(-)} \neq 0$ на токовом входе Bx.i (1) присутствует разностный ток. В зависимости от направления этого тока открывается либо транзистор 3, либо транзистор 7. При этом коллекторный ток транзистора 3 преобразуется токовым зеркалом 5 в «вытекающий» ток, который поступает на токовый выход 2. Аналогично, коллекторный ток транзистора 7 также поступает на токовый выход 2. Таким образом, на выходе схемы фиг.2 формируется ток, равный разности входных токов $I_{в х .1}^{(+)}$ , $I_{в х .2}^{(-)}$ по величине и вытекающим по направлению - независимо от направления разности этих входных токов.

Как видно из приведенного описания реализация модуля разности двух входных токов здесь производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений входных квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость параметров схемы от внешних дестабилизирующих факторов (изменение питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).

Заявляемая схема может стать основой различных логических элементов, функционирующих в системе токовых преобразований, теория которых разработана в [9, 10].

Показанные на фиг.4, фиг.6, фиг.8 результаты моделирования подтверждают указанные свойства заявляемых схем.

Таким образом, рассмотренные схемотехнические решения устройства для выделения модуля разности двух входных токов, характеризующиеся многозначным состоянием внутренних сигналов и двоичным представлением сигнала на его токовом выходе, могут быть положены в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра [9, 10].

Источники информации

1. Патент US №7.791.414

2. Патент US №6.624.701

3. Патент US №4.446.443 fig.1

4. Патент US №5.557.220 fig.3

5. Патент US №5.140.282 fig.6

6. Патент US №5.742.154 fig.1

7. Патент SU №1739476

8. Maximum rating of Voltage Feedback and Current Feedback Operational Amplifiers in Linear and Nonlinear Modes / Prokopenko N.N., Budyakov A.S., Savchenko J.M., Korneev S.V. // Proceeding of the Third International Conference on Circuits and Systems for Communications - ICCSC'06 / - Politehnica University, Bucharest, Romania: July 6-7, 2006. - pp.149-154.

9. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.

10. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.

1. Устройство для выделения модуля разности двух входных токов, содержащее токовый вход (1) и токовый выход (2), первый (3) входной транзистор, эмиттер которого соединен с токовым входом устройства (1), база подключена к первому (4) источнику вспомогательного напряжения, а коллектор соединен со входом токового зеркала (5), согласованного с первой (6) шиной источника питания, второй (7) входной транзистор, эмиттер которого соединен с токовым входом (1) устройства, а база подключена ко второму (8) источнику вспомогательного напряжения, отличающийся тем, что коллектор второго (7) входного транзистора соединен с токовым выходом (2) устройства, причем токовый выход (2) устройства согласован со второй (9) шиной источника питания.

2. Устройство для выделения модуля разности двух входных токов по п.1, отличающееся тем, что напряжения первого (4) и второго (8) источников вспомогательных напряжений незначительно отличаются друг от друга, а также могут принимать одинаковые значения.

Похожие патенты:

Блок переключения // 2517357

Изобретение относится к области автоматики и может быть использовано в устройствах, обеспечивающих безопасность технологических процессов, в частности при управлении движением поездов.

Логический элемент "2-и" с многозначным внутренним представлением сигналов // 2513478

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных системах автоматического управления, передачи информации и т.п.

Устройство для защиты интегральных микросхем от тиристорного эффекта // 2510893

Изобретение относится к электронике интегральных микросхем (ИС) и может быть использовано в составе радиоэлектронной аппаратуры наземного, морского и аэрокосмического базирования.

Троичный d-триггер (варианты) // 2510129

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания троичных триггеров.

Одноразрядный полный сумматор с многозначным внутренним представлением сигналов // 2504074

Схема контроля // 2468508

Изобретение относится к импульсной технике и может быть использовано для обеспечения безопасности аппаратуры железнодорожной автоматики. .

Универсальное устройство ввода однополярных и дифференциальных цифровых сигналов // 2440666

Изобретение относится к системам обработки цифровых сигналов и предназначено для ввода однополярных и дифференциальных цифровых сигналов в устройства обработки цифровых сигналов.

Аналог цифровой микросхемы ттл с большим входным сопротивлением // 2434321

Изобретение относится к цифровой технике. .

Пороговый элемент троичной логики и устройства на его основе // 2394366

Изобретение относится к цифровой вычислительной технике и может быть использовано для реализации на ненасыщенных комплементарных биполярных транзисторах троичных логических устройств.

Парафазный логический элемент на кмдп транзисторах // 2355104

Изобретение относится к области вычислительной техники и может быть использовано в МДП интегральных схемах при реализации логических устройств. .

Радиочастотный безопасный логический элемент "или" // 2525753

Изобретение относится к высокочастотной измерительной технике. Технический результат - повышение надежности работы путем обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве. Радиочастотный безопасный логический элемент ИЛИ, содержащий первый смеситель, выход которого соединен через первый фильтр верхних частот со входами первого и второго сумматоров и первыми входами второго и третьего смесителей, выходы которых соединены соответственно со вторыми входами первого и второго сумматоров, выходы которых соединены соответственно через первый и второй полосовые фильтры со входами первого и второго вычислителей огибающей сигнала, выходы которых соединены соответственно с первыми и вторыми входами первого и второго вычитателей, выходы которых через первый и второй пороговые элементы соединены соответственно с управляющими входами первого и второго аналоговых ключей, выходы которых соединены со входами третьего сумматора, при этом выход первого смесителя соединен с третьим входом третьего сумматора. 1 ил.

Устройство подповерхностного зондирования // 2530288

Изобретение относится к области радиотехники, преимущественно к радиолокации объектов, и может быть использовано для определения длины линейного контрастного по электромагнитным характеристикам относительно вмещающего пространства подповерхностного объекта. Технический результат заключается в возможности определения длины линейного контрастного по электромагнитным характеристикам относительно вмещающего пространства подповерхностного объекта. Устройство подповерхностного зондирования содержит приемо-передающую антенну, антенный коммутатор, передатчик, малошумящий усилитель, детектор, индикаторный блок, синхронизатор, два квадратора, два блока извлечения квадратного корня, два перемножителя, сумматор, делитель на два, цифровой измеритель длительности интервала времени и блок ввода данных, два триггера Шмитта, пять схем совпадений, четыре инвертора, три D-триггера, JK-триггер, схему логического сложения, делитель на четыре и счетчик. 3 ил.

Триггер комплементарной металл-оксид-полупроводниковой структуры микросхемы // 2541894

Изобретение относится к области вычислительной техники и может быть использовано в элементах управления микропроцессорных КМОП микросхемах и элементах считывания запоминающих устройств. Техническим результатом является повышение устойчивости к воздействию одиночных ядерных частиц без избыточного увеличения площади, занимаемой триггером на кристалле в составе интегральной КМОП микросхемы. Триггер состоит из пар NМОП и РМОП транзисторов, соединенных между собой, с шиной источника питания, линиями управления и выходными линиями, транзисторы объединены в два блока, каждый из которых содержит две группы из двух NМОП транзисторов и двух РМОП транзисторов, причем два блока транзисторов размещены на кристалле интегральной микросхемы один от другого на расстоянии, равном или больше порогового расстояния, для исключения одновременного воздействия одиночной ядерной частицы на оба блока транзисторов с уровнем больше порогового. 1 табл., 2 ил.

Парафазный логический элемент // 2542660

Изобретение относится к парафазному логическому элементу. Технический результат заключается в уменьшении потребляемой мощности в расчете на один такт. Логический элемент содержит два транзистора р-типа, первый тактовый транзистор n-типа и логический блок, включающий прямые и инверсные ключевые цепи, выполненные каждая из последовательно соединённых логических транзисторов n-типа, затворы которых подключены к парафазным логическим входам устройства таким образом, что только одна ключевая цепь нормально замкнута, а все другие - нормально разомкнуты, при этом первые выводы прямых ключевых цепей подключены к прямому выходу устройства, а первые выводы инверсных ключевых цепей подключены к инверсному выходу устройства, первый и второй транзисторы р-типа включены между шиной питания и соответственно прямым и инверсным выходами устройства, а затворы тех же транзисторов р-типа соединены соответственно с инверсным и прямым выходами устройства, вторые выводы прямых ключевых цепей логического блока через первый тактовый транзистор n-типа, затвор которого подключён к тактовой шине, соединены с шиной земли, также содержит второй тактовый транзистор n-типа, затвор которого подключён к тактовой шине, а вторые выводы инверсных ключевых цепей логического блока через второй тактовый транзистор n-типа также соединены с шиной земли. 1 ил.

Многозначный сумматор по модулю k // 2546078

Изобретение относится к области вычислительной техники, автоматики, связи. Техническим результатом является повышение быстродействия устройств преобразования информации. Многозначный сумматор по модулю k содержит: первый (1) и второй (2) токовые входы устройства, токовый выход (3) устройства, первый (4) и второй (5) выходные транзисторы с объединенными базами, первый (6) источник напряжения смещения, третий (7) и четвертый (8) выходные транзисторы, второй (9) источник напряжения смещения, первое (11), второе (12) и третье (13) токовые зеркала, первую (14) шину источника питания, четвертое (15), пятое (16) и шестое (17) токовые зеркала, вторую (18) шину источника питания, первый (19) и второй (20) токовые выходы, первый (21) и второй (22) токовые выходы, первый (23) и второй (24) дополнительные выходные транзисторы, первый (25) дополнительный источник опорного тока, первое (26) дополнительное токовое зеркало, третий (27) и четвертый (28) дополнительные выходные транзисторы, второй (29) дополнительный источник опорного тока. 4 ил.

Логический элемент сравнения k-значной переменной с пороговым значением // 2546085

Изобретение относится к логическому элементу сравнения k-значной переменной с пороговым значением. Технический результат заключается в повышении быстродействия средств обработки цифровой информации за счет выполнения преобразования информации в многозначной токовой форме сигналов. Логический элемент сравнения содержит токовый вход (1) устройства и токовый выход (2) устройства, первый (3) и второй (4) выходные транзисторы с объединенными базами, третий (5) и четвертый (6) выходные транзисторы другого типа проводимости с объединенными базами, причем эмиттеры первого (3) и третьего (5) выходных транзисторов объединены, а эмиттеры второго (4) и четвертого (6) выходных транзисторов связаны друг с другом, первый (7) и второй (8) источники опорного тока, первое (9) токовое зеркало, согласованное с первой (10) шиной источника питания, второе (11) токовое зеркало, согласованное со второй (12) шиной источника питания. 4 ил.

Логический элемент нестрогого сравнения на неравенство двух многозначных переменных // 2547233

Изобретение относится к области вычислительной техники, автоматики, связи. Техническим результатом является повышение быстродействия. Устройство содержит: первый (1) и второй (2) токовые входы устройства, токовый выход (3) устройства, первый (4) и второй (5) выходные транзисторы с объединенными базами, третий (6) и четвертый (7) выходные транзисторы другого типа проводимости с объединенными базами, первый (8) источник опорного тока, первое (9) токовое зеркало, согласованное с первой (10) шиной источника питания, второе (11) токовое зеркало, согласованное со второй (12) шиной источника питания, дополнительное токовое зеркало (13), согласованное со второй (12) шиной источника питания, первый (14) источник вспомогательного напряжения, второй (15) источник вспомогательного напряжения. 5 ил.

Логический элемент сравнения на равенство двух многозначных переменных // 2549142

Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления и передачи цифровой информации. Технический результат заключается в создании логического элемента сравнения на равенство двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Технический результат достигается за счет логического элемента сравнения на равенство двух многозначных переменных, содержит первый и второй токовые входы устройства, токовый выход устройства, первый и второй выходные транзисторы с объединенными базами, которые подключены к первому источнику напряжения смещения, третий и четвертый выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму источнику напряжения смещения, причем эмиттер первого и третьего выходных транзисторов объединены и подключены к первому токовому входу устройства, а эмиттеры второго и четвертого выходных транзисторов связаны друг с другом, первый источник опорного тока, первое токовое зеркало, согласованное с первой шиной источника питания, второе токовое зеркало, согласованное с первой шиной источника питания. 5 ил.

К-значный логический элемент "максимум" // 2549144

Изобретение относится к области вычислительной техники. Техническим результатом является создание логического элемента, обеспечивающего реализацию функции «максимум» двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. k-значный логический элемент «максимум» содержит первый и второй логические входы устройства, выход устройства, первый вспомогательный транзистор, второй вспомогательный транзистор другого типа проводимости, первое токовое зеркало, вход которого соединен с первым логическим входом устройства, второе токовое зеркало, вход которого подключен ко второму логическому входу устройства, третье и четвертое токовые зеркала, первый и второй согласующие транзисторы, причем первый токовый выход второго токового зеркала соединен с объединенными эмиттерами первого и второго вспомогательных транзисторов. Первый токовый выход первого токового зеркала соединен с токовым входом третьего токового зеркала, выход которого соединен с объединенными эмиттерами первого и второго вспомогательных транзисторов, второй токовый выход первого токового зеркала подключен к коллектору первого вспомогательного транзистора и эмиттеру первого согласующего транзистора, коллектор которого связан со входом четвертого токового зеркала, третий токовый выход первого токового зеркала соединен со вторым токовым выходом второго токового зеркала, подключен к эмиттеру второго согласующего транзистора и связан с токовым выходом четвертого токового зеркала. 16 ил., 1 табл.

Устройство защиты от контрафакта и фальсификации интегральных схем // 2552181

Изобретение относится к полупроводниковым микроэлектронным устройствам, а именно - к устройствам защиты от контрафакта и фальсификации интегральных схем (ИС), которые встраиваются в кристалл ИС. Технический результат - проверка подлинности ИС (т.е. ИС является либо подлинной, либо контрафактной или фальсифицируемой), исключение считывания злоумышленником с ИС идентификационного номера (метки) и проверка работоспособности самого устройства защиты от контрафакта и фальсификации ИС. Устройство защиты от контрафакта и фальсификации интегральных схем содержит встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера. В него дополнительно вводят второй логический регистр с элементами ввода пользователем интегральной схемы известного ему идентификационного номера и логическую схему совпадения с элементами вывода информации о подлинности и разрешения нормального функционирования, в которой сравнивают хранящийся в первом логическом регистре интегральной схемы идентификационный номер с идентификационным номером во втором логическом регистре, и при совпадении идентификационных номеров разрешают нормальное функционирование интегральной схемы. 1 ил.