Многозначный логический элемент циклического сдвига
Владельцы патента RU 2547225:
федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Донской государственный технический университет" (ДГТУ) (RU)
Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации. Техническим результатом является создание логического элемента, обеспечивающего циклический сдвиг многозначной входной логической переменной (x1), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов, что позволяет повысить быстродействие устройств преобразования информации. Устройство содержит три токовых зеркала, два источника опорного тока, два источника напряжения смещения, четыре выходных транзистора. 1 з.п. ф-лы, 6 ил.
Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации и т.п.
В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-14]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [9], реализующих функцию логической обработки входных токовых переменных.
В работе [15], а также монографиях соавтора настоящей заявки [16-17] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.
Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте US 5.742.154, структура которого присутствует во многих других патентах [1-14]. Он содержит вход 1 и выход 2 устройства, первый 3 и второй 4 выходные транзисторы с объединенными базами, которые подключены к первому 5 источнику напряжения смещения, третий 6 и четвертый 7 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 8 источнику напряжения смещения, причем эмиттеры первого 3 и третьего 6 выходных транзисторов объединены, а эмиттеры второго 4 и четвертого 7 выходных транзисторов связаны друг с другом, первый 9 источник опорного тока, первое 10 токовое зеркало, согласованное с первой 11 шиной источника питания, второе 12 токовое зеркало, согласованное с первой 11 шиной источника питания, причем коллектор третьего 6 выходного транзистора соединен со входом первого 10 токового зеркала, третье 13 токовое зеркало, согласованное со второй 14 шиной источника питания.
Существенный недостаток известного устройства состоит в том, что он не реализует функцию циклического сдвига многозначной входной переменной (x1), соответствующей многоуровневым значениям входного тока Iin. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.
Основная задача предлагаемого изобретения состоит в создании логического элемента, обеспечивающего циклический сдвиг многозначной входной логической переменной (x1), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].
Поставленная задача решается тем, что в известном логическом элементе (фиг.1), содержащем вход 1 и выход 2 устройства, первый 3 и второй 4 выходные транзисторы с объединенными базами, которые подключены к первому 5 источнику напряжения смещения, третий 6 и четвертый 7 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 8 источнику напряжения смещения, причем эмиттеры первого 3 и третьего 6 выходных транзисторов объединены, а эмиттеры второго 4 и четвертого 7 выходных транзисторов связаны друг с другом, первый 9 источник опорного тока, первое 10 токовое зеркало, согласованное с первой 11 шиной источника питания, второе 12 токовое зеркало, согласованное с первой 11 шиной источника питания, причем коллектор третьего 6 выходного транзистора соединен со входом первого 10 токового зеркала, третье 13 токовое зеркало, согласованное со второй 14 шиной источника питания, предусмотрены новые элементы и связи - третье 13 токовое зеркало содержит первый 15 и второй 16 токовые выходы, вход третьего 13 токового зеркала соединен со входом 1 устройства, первый 15 токовый выход третьего 13 токового зеркала подключен к объединенным эмиттерами первого 3 и третьего 6 выходных транзисторов и через дополнительный источник опорного тока 17 связан со второй 11 шиной источника питания, коллекторы первого 3 и второго 4 выходных транзисторов соединены со второй 14 шиной источника питания, токовый выход второго 12 токового зеркала связан с выходом устройства 2, коллектор четвертого 7 выходного транзистора подключен ко входу второго 12 токового зеркала, коллектор третьего 6 выходного транзистора подключен ко входу первого 10 токового зеркала, выход первого 10 токового зеркала соединен с объединенными эмиттерами второго 4 и третьего 7 выходных транзисторов и через первый 9 источник опорного тока связан со второй 14 шиной источника питания, второй 16 токовый выход третьего 13 токового зеркала подключен к токовому выходу первого 10 токового зеркала.
Схема известного устройства показана на фиг.1.
На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.
На фиг.3 приведена схема исследованного в среде MC9 заявляемого устройства фиг.2 с конкретным выполнением его функциональных узлов 10, 12, 13 на биполярных транзисторах.
На фиг.4 приведены результаты компьютерного моделирования схемы фиг.3 для случая, когда входная многозначная переменная (x1) имеет три уровня токов.
На фиг.5 приведена схема фиг.3 в среде Cadence на моделях транзисторов по технологии Zarlink HJV.
На фиг.6 приведены результаты компьютерного моделирования схемы фиг.5 в среде Cadence на моделях транзисторов по технологии Zarlink HJV.
Многозначный логический элемент циклического сдвига фиг.2 содержит вход 1 и выход 2 устройства, первый 3 и второй 4 выходные транзисторы с объединенными базами, которые подключены к первому 5 источнику напряжения смещения, третий 6 и четвертый 7 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 8 источнику напряжения смещения, причем эмиттеры первого 3 и третьего 6 выходных транзисторов объединены, а эмиттеры второго 4 и четвертого 7 выходных транзисторов связаны друг с другом, первый 9 источник опорного тока, первое 10 токовое зеркало, согласованное с первой 11 шиной источника питания, второе 12 токовое зеркало, согласованное с первой 11 шиной источника питания, причем коллектор третьего 6 выходного транзистора соединен со входом первого 10 токового зеркала, третье 13 токовое зеркало, согласованное со второй 14 шиной источника питания. Третье 13 токовое зеркало содержит первый 15 и второй 16 токовые выходы, вход третьего 13 токового зеркала соединен со входом 1 устройства, первый 15 токовый выход третьего 13 токового зеркала подключен к объединенным эмиттерам первого 3 и третьего 6 выходных транзисторов и через дополнительный источник опорного тока 17 связан со второй 11 шиной источника питания, коллекторы первого 3 и второго 4 выходных транзисторов соединены со второй 14 шиной источника питания, токовый выход второго 12 токового зеркала связан с выходом устройства 2, коллектор четвертого 7 выходного транзистора подключен ко входу второго 12 токового зеркала, коллектор третьего 6 выходного транзистора подключен ко входу первого 10 токового зеркала, выход первого 10 токового зеркала соединен с объединенными эмиттерами второго 4 и третьего 7 выходных транзисторов и через первый 9 источник опорного тока связан со второй 14 шиной источника питания, второй 16 токовый выход третьего 13 токового зеркала подключен к токовому выходу первого 10 токового зеркала. Двухполюсник 18 моделирует свойства нагрузки заявляемого логического элемента.
На фиг.2, в соответствии с п.2 формулы изобретения, коэффициент передачи по току второго 12 токового зеркала близок к трем единицам.
Рассмотрим работу устройства фиг.2, которое выполняет логическую операцию циклического сложения (сложения по модулю k) k-значной входной переменной с единицей (k=1, 2,…). Операция циклического сложения может быть описана выражением
где k - значность логики, которая определяется как арифметическая сумма двух слагаемых «x» и «1» за вычетом k в случае, когда эта сумма превышает значность логики. Конкретное значение k определяется назначением устройства. Например, для двоичной переменной (k=2) получим выражение:
При k=3 выражение (1) приобретает вид:
и т.д.
Рассмотрим далее работу устройства фиг.2 при k=3.
Входная переменная «x» в виде кванта втекающего тока поступает на вход 1 устройства и далее - на вход третьего токового зеркала 13. С помощью третьего токового зеркала 13 входной втекающий квант тока x преобразуется в квант вытекающего тока, размножается и поступает на выходы 15 и 16 этого токового зеркала.
Слагаемое 3(x÷1) реализуется следующим образом.
Из кванта вытекающего тока с выхода 15 третьего токового зеркала 13 вычитается квант втекающего тока дополнительного источника опорного тока 17. Разностный ток поступает на объединенные эмиттеры первого 3 и третьего 6 выходных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 5 и второго 8 источников напряжения смещения и обеспечивают предотвращение насыщения транзисторов дополнительного источника опорного тока 17 и первого токового зеркала 10. Разностный сигнал с коллектора третьего выходного транзистора 6 в виде кванта втекающего тока подается на первое токовое зеркало 10, где преобразуется в равный ему квант вытекающего тока.
Реализация алгебраического суммирования слагаемых в соответствии с приведенным выше выражением производится монтажным объединением вытекающего тока с выхода 16 третьего токового зеркала 13, вытекающего тока первого источника тока 9 и втекающего тока с выхода первого токового зеркала 10. Разностный ток поступает на объединенные эмиттеры второго 4 и четвертого 7 выходных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 5 и второго 8 источников напряжения смещения и обеспечивают предотвращение насыщения транзисторов второго токового зеркала 12. Разностный сигнал с коллектора четвертого выходного транзистора 7 в виде кванта вытекающего тока подается на второе токовое зеркало 12, где преобразуется в равный ему квант втекающего тока и подается на выход устройства 2.
Показанные на фиг.4 и 6 результаты моделирования подтверждают указанные свойства заявляемой схемы.
Таким образом, рассмотренное схемотехническое решение многозначного логического элемента циклического сдвига входной многозначной логической переменной x1 характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.
БИБЛИОГРАФИЧЕСКИЙ СПИСОК
1. Патент US 8.159.304, fig.5
2. Патент US №5.977.829, fig.1
3. Патент US №5.789.982, fig.2
4. Патент US №5.140.282
5. Патент US №6.624.701, fig.4
6. Патент US №6.529.078
7. Патент US №5.734.294
8. Патент US №5.557.220
9. Патент US №6.624.701
10. Патент RU №2319296
11. Патент RU №2436224
12. Патент RU №2319296
13. Патент RU №2321157
14. Патент RU №2383099
15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93.
16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.
17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие. Таганрог: ТРТУ, 2004 г., 118 с.
1. Многозначный логический элемент циклического сдвига, содержащий вход (1) и выход (2) устройства, первый (3) и второй (4) выходные транзисторы с объединенными базами, которые подключены к первому (5) источнику напряжения смещения, третий (6) и четвертый (7) выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму (8) источнику напряжения смещения, причем эмиттеры первого (3) и третьего (6) выходных транзисторов объединены, а эмиттеры второго (4) и четвертого (7) выходных транзисторов связаны друг с другом, первый (9) источник опорного тока, первое (10) токовое зеркало, согласованное с первой (11) шиной источника питания, второе (12) токовое зеркало, согласованное с первой (11) шиной источника питания, причем коллектор третьего (6) выходного транзистора соединен со входом первого (10) токового зеркала, третье (13) токовое зеркало, согласованное со второй (14) шиной источника питания, отличающийся тем, что третье (13) токовое зеркало содержит первый (15) и второй (16) токовые выходы, вход третьего (13) токового зеркала соединен со входом (1) устройства, первый (15) токовый выход третьего (13) токового зеркала подключен к объединенным эмиттерам первого (3) и третьего (6) выходных транзисторов и через дополнительный источник опорного тока (17) связан со второй (11) шиной источника питания, коллекторы первого (3) и второго (4) выходных транзисторов соединены со второй (14) шиной источника питания, токовый выход второго (12) токового зеркала связан с выходом устройства (2), коллектор четвертого (7) выходного транзистора подключен ко входу второго (12) токового зеркала, коллектор третьего (6) выходного транзистора подключен ко входу первого (10) токового зеркала, выход первого (10) токового зеркала соединен с объединенными эмиттерами второго (4) и третьего (7) выходных транзисторов и через первый (9) источник опорного тока связан со второй (14) шиной источника питания, второй (16) токовый выход третьего (13) токового зеркала подключен к токовому выходу первого (10) токового зеркала.
2. Многозначный логический элемент циклического сдвига по п.1, отличающийся тем, что коэффициент передачи по току второго (12) токового зеркала близок к трем единицам.
