Логический элемент сравнения на равенство двух многозначных переменных

Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления и передачи цифровой информации. Технический результат заключается в создании логического элемента сравнения на равенство двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Технический результат достигается за счет логического элемента сравнения на равенство двух многозначных переменных, содержит первый и второй токовые входы устройства, токовый выход устройства, первый и второй выходные транзисторы с объединенными базами, которые подключены к первому источнику напряжения смещения, третий и четвертый выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму источнику напряжения смещения, причем эмиттер первого и третьего выходных транзисторов объединены и подключены к первому токовому входу устройства, а эмиттеры второго и четвертого выходных транзисторов связаны друг с другом, первый источник опорного тока, первое токовое зеркало, согласованное с первой шиной источника питания, второе токовое зеркало, согласованное с первой шиной источника питания. 5 ил.

 

Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления, передачи цифровой информации и т.п.

В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных токов выходных сигналов, реализованные на основе токовых зеркал [1-14]. Данные функциональные узлы, например, используются во входных каскадах операционных преобразователей с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных коммутаторов входных токов без цепей обратной связи [9], реализующих функцию преобразования входных токовых переменных.

В работе [15], а также монографиях соавтора настоящей заявки [16-17] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.

Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте US 5.742.154, структура которого присутствует также во многих других патентах [1-14]. Он содержит первый 1 и второй 2 токовые входы устройства, токовый выход 3 устройства, первый 4 и второй 5 выходные транзисторы с объединенными базами, которые подключены к первому 6 источнику напряжения смещения, третий 7 и четвертый 8 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 9 источнику напряжения смещения, причем эмиттер первого 4 и третьего 7 выходных транзисторов объединены и подключены к первому 1 токовому входу устройства, а эмиттеры второго 5 и четвертого 8 выходных транзисторов связаны друг с другом, первый 10 источник опорного тока, первое 11 токовое зеркало, согласованное с первой 12 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 12 шиной источника питания, причем коллектор третьего 7 выходного транзистора соединен со входом первого 11 токового зеркала, третье 14 и четвертое 15 токовые зеркала, согласованные со второй 16 шиной источника питания.

Существенный недостаток известного устройства состоит в том, что он не реализует функцию сравнения на равенство двух многозначных входных переменных (x1, x2), соответствующих многоуровневым значениям входных токов Iin1, Iin2. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.

Основная задача предполагаемого изобретения состоит в создании логического элемента сравнения на равенство двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].

Поставленная задача решается тем, что в логическом элементе сравнения на равенство двух многозначных переменных (фиг.1), содержащем первый 1 и второй 2 токовые входы устройства, токовый выход 3 устройства, первый 4 и второй 5 выходные транзисторы с объединенными базами, которые подключены к первому 6 источнику напряжения смещения, третий 7 и четвертый 8 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 9 источнику напряжения смещения, причем эмиттер первого 4 и третьего 7 выходных транзисторов объединены и подключены к первому 1 токовому входу устройства, а эмиттеры второго 5 и четвертого 8 выходных транзисторов связаны друг с другом, первый 10 источник опорного тока, первое 11 токовое зеркало, согласованное с первой 12 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 12 шиной источника питания, причем коллектор третьего 7 выходного транзистора соединен со входом первого 11 токового зеркала, третье 14 и четвертое 15 токовые зеркала, согласованные со второй 16 шиной источника питания, предусмотрены новые элементы и связи - второй 2 токовый вход устройства соединен со входом четвертого 15 токового зеркала, выход которого соединен с объединенными эмиттерами первого 4 и третьего 7 выходных транзисторов, коллектор первого 4 выходного транзистора соединен со входом третьего 14 токового зеркала, выход которого соединен со входом первого 11 токового зеркала, выход первого 11 токового зеркала подключен к объединенным эмиттерами второго 5 и четвертого 8 выходных транзисторов и через первый 10 источник опорного тока связан со второй 16 шиной источника питания, коллектор четвертого 8 выходного транзистора связан со входом второго 13 токового зеркала, выход которого подключен к выходу 3 устройства, коллектор второго 5 выходного транзистора соединен со второй 16 шиной источника питания.

Схема известного устройства показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг.3 приведена схема исследованного в среде МС9 заявляемого устройства фиг.2 с конкретным и хорошо известным выполнением его функциональных узлов на биполярных транзисторах.

На чертеже фиг.4 приведены результаты компьютерного моделирования схемы фиг.3 для случая, когда входные многозначные токовые сигналы (x1, x2) имеют два уровня.

На чертеже фиг.5 приведены результаты компьютерного моделирования схемы фиг.3 для случая, когда входные многозначные токовые сигналы (x1, x2) имеют три уровня.

Логический элемент сравнения на равенство двух многозначных переменных фиг.2 содержит первый 1 и второй 2 токовые входы устройства, токовый выход 3 устройства, первый 4 и второй 5 выходные транзисторы с объединенными базами, которые подключены к первому 6 источнику напряжения смещения, третий 7 и четвертый 8 выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму 9 источнику напряжения смещения, причем эмиттер первого 4 и третьего 7 выходных транзисторов объединены и подключены к первому 1 токовому входу устройства, а эмиттеры второго 5 и четвертого 8 выходных транзисторов связаны друг с другом, первый 10 источник опорного тока, первое 11 токовое зеркало, согласованное с первой 12 шиной источника питания, второе 13 токовое зеркало, согласованное с первой 12 шиной источника питания, причем коллектор третьего 7 выходного транзистора соединен со входом первого 11 токового зеркала, третье 14 и четвертое 15 токовые зеркала, согласованные со второй 16 шиной источника питания.

Второй 2 токовый вход устройства соединен со входом четвертого 15 токового зеркала, выход которого соединен с объединенными эмиттерами первого (4) и третьего (7) выходных транзисторов, коллектор первого (4) выходного транзистора соединен со входом третьего 14 токового зеркала, выход которого соединен со входом первого 11 токового зеркала, выход первого 11 токового зеркала подключен к объединенным эмиттерами второго 5 и четвертого 8 выходных транзисторов и через первый 10 источник опорного тока связан со второй 16 шиной источника питания, коллектор четвертого 8 выходного транзистора связан со входом второго 13 токового зеркала, выход которого подключен к выходу 3 устройства, коллектор второго 5 выходного транзистора соединен со второй 16 шиной источника питания. Двухполюсник 17 моделирует свойства нагрузки заявляемого логического элемента.

Рассмотрим работу устройства фиг.2, которое выполняет операцию сравнения на равенство двух одноразрядных k-значных (k=1, 2, …) чисел. Операция сравнения на равенство может быть описана выражением

т.е. под операцией сравнения понимается двоичная функция, принимающая единичное значение, если условие (1) выполняется. Результат выполнения операции для k-значных переменных х - двоичный предикат Р.

Выражение в (1) под знаком модуля реализуется в предлагаемом устройстве следующим образом. Сравниваемые значения разрядов x1 и х2 поступают в виде квантов втекающего тока на входы 2 и 1 соответственно. Далее входной сигнал x2 поступает на вход четвертого токового зеркала 15, с выхода которого выдается квант тока, равный х2 по величине и противоположный ему по направлению. Этот квант вытекающего тока вычитается из кванта входного втекающего тока х1, образуя первый разностный ток, поступающий на объединенные эмиттеры первого (4) и третьего (7) выходных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 6 и второго 9 дополнительных источников напряжения и обеспечивают предотвращение насыщения транзисторов источника входного сигнала д-з и токового зеркала 15.

Если квант вытекающего тока с выхода четвертого токового зеркала 15 превышает квант втекающего тока на входе 2, то выходной транзистор 4 открыт, а транзистор 7 закрыт. При этом квант разностного втекающего тока с выхода коллектора транзистора 4 преобразуется в равный ему по величине квант вытекающего тока с помощью третьего токового зеркала 14. Если квант вытекающего тока с выхода четвертого токового зеркала 15 меньше кванта втекающего тока на входе 2, то выходной транзистор 4 закрыт, а транзистор 7 открыт, и на его коллекторном выходе формируется квант разностного тока. В обоих случаях на вход первого токового зеркала 11 поступает вытекающий разностный ток, и на его выходе формируется равный ему по величине квант втекающего тока.

Если же кванты токов на выходе четвертого токового зеркала 15 и на входе 2 равны, то выходные транзисторы 4 и 7 оказываются закрытыми и ток на входе первого токового зеркала 11, а, следовательно, и на его выходе, равен нулю.

Остальная часть записанной выше формулы (1) (т.е. вычитание полученного результата из 1) реализуется следующим образом. Вытекающий ток с выхода первого токового зеркала 11 вычитается из тока первого источника опорного тока 10. Разностный ток подается на объединенные эмиттеры второго 5 и четвертого 8 выходных транзисторов. Режимы работы этих транзисторов задаются значениями напряжений первого 6 и второго 9 дополнительных источников напряжения и обеспечивают предотвращение насыщения транзисторов первого токового зеркала 11 и источника опорного тока 10.

При наличии разностного тока с выхода первого токового зеркала 11 разностный ток равен нулю. При этом выходные транзисторы 5, 8 закрыты.

Ток на входе второго токового зеркала 13, а, следовательно, и на его выходе, равен нулю. При отсутствии разностного тока с выхода первого токового зеркала 11 выходной транзистор 5 закрыт, а транзистор 8 открыт. Вытекающий ток первого источника опорного тока 10 преобразуется вторым токовым зеркалом 13 во втекающий ток и подается на выход устройства 3.

Показанные на чертеже фиг.3-5 результаты моделирования подтверждают указанные свойства заявляемой схемы.

Таким образом, рассмотренное схемотехническое решение логического элемента сравнения на равенство двух многозначных переменных характеризуется многозначным состоянием внутренних сигналов и сигнала на его токовых входах и двоичным сигналом на токовом выходе и может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 8.159.304, fig.5

2. Патент US №5.977.829, fig.1

3. Патент US №5.789.982, fig.2

4. Патент US №5.140.282

5. Патент US №6.624.701, fig.4

6. Патент US №6.529.078

7. Патент US №5.734.294

8. Патент US №5.557.220

9. Патент US №6.624.701

10. Патент RU №2319296

11. Патент RU №243 6224

12. Патент RU №2319296

13. Патент RU №№2321157

14. Патент RU №2383099

15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С.84-93.

16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.

17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.

Логический элемент сравнения на равенство двух многозначных переменных, содержащий первый (1) и второй (2) токовые входы устройства, токовый выход (3) устройства, первый (4) и второй (5) выходные транзисторы с объединенными базами, которые подключены к первому (6) источнику напряжения смещения, третий (7) и четвертый (8) выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму (9) источнику напряжения смещения, причем эмиттер первого (4) и третьего (7) выходных транзисторов объединены и подключены к первому (1) токовому входу устройства, а эмиттеры второго (5) и четвертого (8) выходных транзисторов связаны друг с другом, первый (10) источник опорного тока, первое (11) токовое зеркало, согласованное с первой (12) шиной источника питания, второе (13) токовое зеркало, согласованное с первой (12) шиной источника питания, причем коллектор третьего (7) выходного транзистора соединен со входом первого (11) токового зеркала, третье (14) и четвертое (15) токовые зеркала, согласованные со второй (16) шиной источника питания, отличающийся тем, что второй (2) токовый вход устройства соединен со входом четвертого (15) токового зеркала, выход которого соединен с объединенными эмиттерами первого (4) и третьего (7) выходных транзисторов, коллектор первого (4) выходного транзистора соединен со входом третьего (14) токового зеркала, выход которого соединен со входом первого (11) токового зеркала, выход первого (11) токового зеркала подключен к объединенным эмиттерами второго (5) и четвертого (8) выходных транзисторов и через первый (10) источник опорного тока связан со второй (16) шиной источника питания, коллектор четвертого (8) выходного транзистора связан со входом второго (13) токового зеркала, выход которого подключен к выходу (3) устройства, коллектор второго (5) выходного транзистора соединен со второй (16) шиной источника питания.



 

Похожие патенты:

Изобретение относится к области вычислительной техники, автоматики, связи. Техническим результатом является повышение быстродействия.

Изобретение относится к логическому элементу сравнения k-значной переменной с пороговым значением. Технический результат заключается в повышении быстродействия средств обработки цифровой информации за счет выполнения преобразования информации в многозначной токовой форме сигналов.

Изобретение относится к области вычислительной техники, автоматики, связи. Техническим результатом является повышение быстродействия устройств преобразования информации.

Изобретение относится к парафазному логическому элементу. Технический результат заключается в уменьшении потребляемой мощности в расчете на один такт.

Изобретение относится к области вычислительной техники и может быть использовано в элементах управления микропроцессорных КМОП микросхемах и элементах считывания запоминающих устройств.

Изобретение относится к области радиотехники, преимущественно к радиолокации объектов, и может быть использовано для определения длины линейного контрастного по электромагнитным характеристикам относительно вмещающего пространства подповерхностного объекта.

Изобретение относится к высокочастотной измерительной технике. Технический результат - повышение надежности работы путем обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п.

Изобретение относится к области автоматики и может быть использовано в устройствах, обеспечивающих безопасность технологических процессов, в частности при управлении движением поездов.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных системах автоматического управления, передачи информации и т.п.

Изобретение относится к области вычислительной техники. Техническим результатом является создание логического элемента, обеспечивающего реализацию функции «максимум» двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. k-значный логический элемент «максимум» содержит первый и второй логические входы устройства, выход устройства, первый вспомогательный транзистор, второй вспомогательный транзистор другого типа проводимости, первое токовое зеркало, вход которого соединен с первым логическим входом устройства, второе токовое зеркало, вход которого подключен ко второму логическому входу устройства, третье и четвертое токовые зеркала, первый и второй согласующие транзисторы, причем первый токовый выход второго токового зеркала соединен с объединенными эмиттерами первого и второго вспомогательных транзисторов. Первый токовый выход первого токового зеркала соединен с токовым входом третьего токового зеркала, выход которого соединен с объединенными эмиттерами первого и второго вспомогательных транзисторов, второй токовый выход первого токового зеркала подключен к коллектору первого вспомогательного транзистора и эмиттеру первого согласующего транзистора, коллектор которого связан со входом четвертого токового зеркала, третий токовый выход первого токового зеркала соединен со вторым токовым выходом второго токового зеркала, подключен к эмиттеру второго согласующего транзистора и связан с токовым выходом четвертого токового зеркала. 16 ил., 1 табл.

Изобретение относится к полупроводниковым микроэлектронным устройствам, а именно - к устройствам защиты от контрафакта и фальсификации интегральных схем (ИС), которые встраиваются в кристалл ИС. Технический результат - проверка подлинности ИС (т.е. ИС является либо подлинной, либо контрафактной или фальсифицируемой), исключение считывания злоумышленником с ИС идентификационного номера (метки) и проверка работоспособности самого устройства защиты от контрафакта и фальсификации ИС. Устройство защиты от контрафакта и фальсификации интегральных схем содержит встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера. В него дополнительно вводят второй логический регистр с элементами ввода пользователем интегральной схемы известного ему идентификационного номера и логическую схему совпадения с элементами вывода информации о подлинности и разрешения нормального функционирования, в которой сравнивают хранящийся в первом логическом регистре интегральной схемы идентификационный номер с идентификационным номером во втором логическом регистре, и при совпадении идентификационных номеров разрешают нормальное функционирование интегральной схемы. 1 ил.

Изобретение относится к средствам обеспечения безопасности на железнодорожном транспорте, а именно к устройствам коммутации и блокировки, которые обеспечивают сопряжение выходных сигналов контроллеров и других управляющих устройств с поляризованным реле в системах железнодорожной автоматики и телемеханики. Технический результат - построение безопасного элемента, реализующего логическую функцию «И» с произвольным N числом входов и использующего одно поляризованное реле первого класса надежности. Указанный результат достигается тем, что в устройство введены N устройств сопряжения, гальванически развязанных со своими входами, положительный полюс источника электропитания устройства подключается к положительному питающему входу, а отрицательный полюс к отрицательному питающему входу первого развязывающего устройства сопряжения, причем выходы 1, 2, 3 … и (N-1)-го устройств сопряжения соединены с отрицательными питающими входами соответственно второго, третьего, … N-го устройств сопряжения, а отрицательные питающие входы N устройств сопряжения, начиная с первого и кончая (N-1)-м, подключены к положительным питающим входам соответственно второго, третьего … N-го устройств сопряжения, а выход N-го устройства сопряжения соединен с первым выводом поляризующей обмотки поляризованного реле, второй вывод которой подключен к отрицательному питающему входу N-го устройства сопряжения. В предлагаемом техническом решении реализуется логическая функция «И» с произвольным количеством N входов и используется одно поляризованное реле. 1 ил.

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации. Техническим результатом является повышение быстродействия устройств преобразования информации. k-значный логический элемент «максимум» содержит первый (1) и второй (2) логические входы устройства, выход (3) устройства, первый (4) вспомогательный транзистор, первый (5) источник напряжения смещения, второй (6) вспомогательный транзистор другого типа проводимости, второй (7) источник напряжения смещения, первое (8) токовое зеркало, первую (9) шину источника питания, второе (10) токовое зеркало, третье (11) токовое зеркало, вторую (12) шину источника питания, четвертое (13) токовое зеркало, первый (14) выход, второй (15) токовый выход. 5 ил.

Изобретение относится к области вычислительной техники и может быть использовано для реализации каскадных логических устройств конвейерного типа. Технический результат заключается в упрощении конструкции динамического логического элемента. Технический результат достигается за счет того, что динамический логический элемент И-ИЛИ содержит тактовый 1, предзарядовый 2 и логический 3 транзисторы p-типа, тактовый 4 транзистор n-типа и логический блок 5, содержащий ключевые цепи 6, каждая из которых состоит из последовательно соединенных транзисторов n-типа, логические входы 7 элемента, выход 8 логического блока 5, тактовую шину 9, к которой подключен также затвор тактового транзистора 4 n-типа, выход 10 элемента и противофазную тактовую шину 11. 1 ил.

Изобретение относится к устройству мониторинга для микропроцессора, сконструированного для работы в системе, оснащенной микропроцессором, безопасность которого является важным параметром. Технический результат - повышение надежности микропроцессора. Устройство (10) мониторинга для устройства, оснащенного микропроцессором (10), содержит, по меньшей мере, один вход (13) для получения данных от микропроцессора, узел (11) аппаратной логики для выполнения логических операций на данных, поступающих от микропроцессора, узел (12) компаратора для сравнения результата вычисления, выполненного микропроцессором, с результатом, полученным посредством узла (11) аппаратной логики, и выход (15) для передачи сигнала, представляющего результат диагностики работы микропроцессора. 3 н. и 12 з.п. ф-лы, 4 ил.

Rs-триггер // 2604682
Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в специализированных цифровых структурах, системах автоматического управления и передачи цифровой информации. Технический результат: заключается в повышении быстродействия систем обработки информации и создании элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Такой результат достигается за счет создания RS-триггера, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. 2 з.п. ф-лы, 10 ил.

Изобретение относится к автоматике и телемеханике, может быть использовано в аппаратуре дискретного управления с повышенной надежностью, имеющей ограниченный доступ для контроля, например для автоматических космических аппаратов. Достигаемый технический результат - повышение надежности при резервировании релейных ячеек дистанционных переключателей. Устройство адаптивной коммутации содержит шины питания, n однотипных резервированных релейных ячеек, выполненных на трех двухконтактных дистанционных переключателях, контакты которых соединены в контактные группы, информационный контроллер, второй контроллер, первая и вторая группы силовых ключей, первая и вторая группы развязывающих диодов, два блока контроля состояния релейных ячеек, последовательно с первым датчиком тока включен второй датчик тока, выход которого соединен с информационным входом второго контроллера, вход-выход второго контроллера является вторым входом–выходом устройства. 1 з.п. ф-лы, 3 ил.

Rs-триггер // 2615069
Изобретение относится к области вычислительной техники. Технический результат: создание RS-триггера, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Для этого предложен RS-триггер, который содержит первый 1 (S) и второй 2 (R) логические входы устройства, первый 3 инвертирующий логический элемент «И» с первым 4 и вторым 5 логическими входами, а также первым 6 выходом, второй 7 инвертирующий логический элемент «И» с первым 8 и вторым 9 логическими входами, а также вторым 10 выходом, противофазные первый и второй 12 (Q) логические выходы устройства, при этом первый 4 и второй 5 логические входы имеют вытекающие входные токи, и первый 6 выход имеет вытекающий выходной ток, при этом первый 8 и второй 9 логические входы имеют втекающие входные токи, причем первый 10 выход второго 7 инвертирующего логического элемента «И» имеет втекающий выходной ток, первый 3 инвертирующий логический элемент «И» имеет дополнительный токовый выход 13, второй 7 инвертирующий логический элемент «И» имеет дополнительный токовый выход 14. 2 з.п. ф-лы, 14 ил.

Изобретение относится к области вычислительной техники. Технический результат - повышение помехоустойчивости многовходового логического элемента при воздействии одиночной ядерной частицы. Для этого предложен многовходовой логический элемент комплементарной металл-оксид-полупроводниковой структуры декодера, который состоит из статических элементов ИЛИ-НЕ и статических элементов И-НЕ, соединенных между собой в цепочки чередующихся элементов так, что выходы элементов ИЛИ-НЕ соединены с входами последующих в цепочке элементов И-НЕ, выходы элементов И-НЕ соединены с входами последующих в цепочке элементов ИЛИ-НЕ. Многовходовой логический элемент снабжен компенсирующими транзисторами с каналами электронной проводимости и компенсирующими транзисторами с каналами дырочной проводимости. Стоковые области каждого компенсирующего транзистора размещены на кристалле интегральной микросхемы относительно стоковых областей транзисторов с каналами такой же проводимости каждого из предшествующих в цепочке элементов на расстоянии, обеспечивающем одновременное воздействие одиночной ядерной частицы на указанные области транзисторов. 2 з.п. ф-лы, 9 ил.

Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления и передачи цифровой информации. Технический результат заключается в создании логического элемента сравнения на равенство двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Технический результат достигается за счет логического элемента сравнения на равенство двух многозначных переменных, содержит первый и второй токовые входы устройства, токовый выход устройства, первый и второй выходные транзисторы с объединенными базами, которые подключены к первому источнику напряжения смещения, третий и четвертый выходные транзисторы другого типа проводимости с объединенными базами, которые подключены ко второму источнику напряжения смещения, причем эмиттер первого и третьего выходных транзисторов объединены и подключены к первому токовому входу устройства, а эмиттеры второго и четвертого выходных транзисторов связаны друг с другом, первый источник опорного тока, первое токовое зеркало, согласованное с первой шиной источника питания, второе токовое зеркало, согласованное с первой шиной источника питания. 5 ил.

Наверх