К-значный логический элемент "максимум"

Авторы патента:

Чернов Николай Иванович (RU)

Югай Владислав Яковлевич (RU)

Бутырлагин Николай Владимирович (RU)

Прокопенко Николай Николаевич (RU)

H03K19/00 - Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход (схемы для компьютерных систем, использующих нечеткую логику G06N 7/02); инверторные схемы

Владельцы патента RU 2549144:

федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Донской государственный технический университет" (ДГТУ) (RU)

Изобретение относится к области вычислительной техники. Техническим результатом является создание логического элемента, обеспечивающего реализацию функции «максимум» двух многозначных переменных, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. k-значный логический элемент «максимум» содержит первый и второй логические входы устройства, выход устройства, первый вспомогательный транзистор, второй вспомогательный транзистор другого типа проводимости, первое токовое зеркало, вход которого соединен с первым логическим входом устройства, второе токовое зеркало, вход которого подключен ко второму логическому входу устройства, третье и четвертое токовые зеркала, первый и второй согласующие транзисторы, причем первый токовый выход второго токового зеркала соединен с объединенными эмиттерами первого и второго вспомогательных транзисторов. Первый токовый выход первого токового зеркала соединен с токовым входом третьего токового зеркала, выход которого соединен с объединенными эмиттерами первого и второго вспомогательных транзисторов, второй токовый выход первого токового зеркала подключен к коллектору первого вспомогательного транзистора и эмиттеру первого согласующего транзистора, коллектор которого связан со входом четвертого токового зеркала, третий токовый выход первого токового зеркала соединен со вторым токовым выходом второго токового зеркала, подключен к эмиттеру второго согласующего транзистора и связан с токовым выходом четвертого токового зеркала. 16 ил., 1 табл.

Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации и т.п.

В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-14, 18, 19]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [9, 18, 19], реализующих функцию логической обработки входных токовых переменных.

В работе [15], а также монографиях соавтора настоящей заявки [16-17] показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.

Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патентной заявке US 2004/227477, структура которого присутствует во многих других патентах [1-14, 18, 19], в т.ч. JP 2004/328427. Он содержит первый 1 и второй 2 логические входы устройства, выход 3 устройства, первый 4 вспомогательный транзистор, база которого подключена к первому 5 источнику напряжения смещения, второй 6 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 7 источнику напряжения смещения, причем эмиттеры первого 4 и второго 6 вспомогательных транзисторов объединены, первое 8 токовое зеркало, согласованное с первой 9 шиной источника питания, вход которого соединен с первым 1 логическим входом устройства, второе 10 токовое зеркало, согласованное с первой 9 шиной источника питания, вход которого подключен ко второму 2 логическому входу устройства, третье 11 и четвертое 12 токовые зеркала, согласованные со второй 13 шиной источника питания, первый 14 и второй 15 согласующие транзисторы, базы которых связаны с соответствующими третьим 16 и четвертым 17 источниками напряжения смещения, причем первый 18 токовый выход второго 10 токового зеркала соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов.

Существенный недостаток известного устройства состоит в том, что он не реализует функцию «максимум» двух многозначных входных переменных (x₁, x₂), соответствующих многоуровневым значениям входных токов I₁, I₂. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.

Основная задача предлагаемого изобретения состоит в создании логического элемента, обеспечивающего реализацию функции «максимум» двух многозначных переменных (x₁, x₂), в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].

Поставленная задача решается тем, что в известном логическом элементе (фиг. 1), содержащем первый 1 и второй 2 логические входы устройства, выход 3 устройства, первый 4 вспомогательный транзистор, база которого подключена к первому 5 источнику напряжения смещения, второй 6 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 7 источнику напряжения смещения, причем эмиттеры первого 4 и второго 6 вспомогательных транзисторов объединены, первое 8 токовое зеркало, согласованное с первой 9 шиной источника питания, вход которого соединен с первым 1 логическим входом устройства, второе 10 токовое зеркало, согласованное с первой 9 шиной источника питания, вход которого подключен ко второму 2 логическому входу устройства, третье 11 и четвертое 12 токовые зеркала, согласованные со второй 13 шиной источника питания, первый 14 и второй 15 согласующие транзисторы, базы которых связаны с соответствующими третьим 16 и четвертым 17 источниками напряжения смещения, причем первый 18 токовый выход второго 10 токового зеркала соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов, предусмотрены новые элементы и связи - первый 19 токовый выход первого 8 токового зеркала соединен с токовым входом третьего 11 токового зеркала, выход которого соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов, второй 20 токовый выход первого 8 токового зеркала подключен к коллектору первого 4 вспомогательного транзистора и эмиттеру первого 14 согласующего транзистора, коллектор которого связан со входом четвертого 12 токового зеркала, третий 21 токовый выход первого 8 токового зеркала соединен со вторым 22 токовым выходом второго 10 токового зеркала, подключен к эмиттеру второго 15 согласующего транзистора и связан с токовым выходом четвертого 12 токового зеркала, причем коллектор второго 6 вспомогательного транзистора связан со второй 13 шиной источника питания, а коллектор второго 15 согласующего транзистора соединен с выходом 3 устройства.

Схема известного устройства показана на фиг. 1. На фиг. 2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На фиг. 3 представлена принципиальная схема заявляемого устройства фиг. 2 в среде компьютерного моделирования MC9.

На фиг. 4 приведены временные диаграммы работы заявляемого устройства фиг. 3 для двоичных входных сигналов x₁, x₂.

На фиг. 5 представлены временные диаграммы работы заявляемого устройства фиг. 3 для троичных входных сигналов x₁, x₂.

На фиг. 6 представлена принципиальная схема фиг. 2 в другой среде компьютерного моделирования Cadence Virtuoso (модели транзисторов npn vpnp NJV) при работе с двоичными входными сигналами, которые моделируются вспомогательными дифференциальными каскадами. При этом для измерения входных токовых координат в схему введены вспомогательные измерительные резисторы.

На фиг. 7 показаны осциллограммы входных и выходных двоичных сигналов.

На фиг. 8, 9 и 10 показаны временные диаграммы работы устройства фиг. 6, характеризующие задержки входных и выходных двоичных сигналов.

На фиг. 11 представлена принципиальная схема заявляемого устройства фиг. 2 при работе с троичными входными сигналами в среде компьютерного моделирования Cadence Virtuoso (модели транзисторов npn vpnp NJV), которые моделируются дифференциальными каскадами. При этом для измерения входных токовых координат в схему введены вспомогательные измерительные резисторы.

На фиг. 12 показаны осциллограммы входных и выходных троичных сигналов в схеме фиг. 11.

На фиг. 13, 14 и 15 показаны временные диаграммы работы устройства фиг. 11, характеризующие задержки входных и выходных троичных сигналов.

k-значный логический элемент «максимум» фиг. 2 содержит первый 1 и второй 2 логические входы устройства, выход 3 устройства, первый 4 вспомогательный транзистор, база которого подключена к первому 5 источнику напряжения смещения, второй 6 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 7 источнику напряжения смещения, причем эмиттеры первого 4 и второго 6 вспомогательных транзисторов объединены, первое 8 токовое зеркало, согласованное с первой 9 шиной источника питания, вход которого соединен с первым 1 логическим входом устройства, второе 10 токовое зеркало, согласованное с первой 9 шиной источника питания, вход которого подключен ко второму 2 логическому входу устройства, третье 11 и четвертое 12 токовые зеркала, согласованные со второй 13 шиной источника питания, первый 14 и второй 15 согласующие транзисторы, базы которых связаны с соответствующими третьим 16 и четвертым 17 источниками напряжения смещения, причем первый 18 токовый выход второго 10 токового зеркала соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов. Первый 19 токовый выход первого 8 токового зеркала соединен с токовым входом третьего 11 токового зеркала, выход которого соединен с объединенными эмиттерами первого 4 и второго 6 вспомогательных транзисторов, второй 20 токовый выход первого 8 токового зеркала подключен к коллектору первого 4 вспомогательного транзистора и эмиттеру первого 14 согласующего транзистора, коллектор которого связан со входом четвертого 12 токового зеркала, третий 21 токовый выход первого 8 токового зеркала соединен со вторым 22 токовым выходом второго 10 токового зеркала, подключен к эмиттеру второго 15 согласующего транзистора и связан с токовым выходом четвертого 12 токового зеркала, причем коллектор второго 6 вспомогательного транзистора связан со второй 13 шиной источника питания, а коллектор второго 15 согласующего транзистора соединен с выходом 3 устройства. Двухполюсник 23 моделирует свойства нагрузки, подключаемой к выходу 3 устройства.

Рассмотрим работу устройства фиг. 2. Устройство реализует логическую функцию mах (x₁, x₂), представление которой в трехзначной логике с помощью линейной алгебры имеет следующий вид:

где

Таблица истинности реализуемой логической функции для трехзначного случая приведена ниже:

Как видно из таблицы, значения результата полностью совпадают со значениями трехзначной функции max(x₁,x₂).

Результат операции является суммой трех слагаемых. Первые два слагаемых представляют собой входные переменные, третье слагаемое представляет собой некоторую операцию над входными переменными.

Реализация указанной выше операции происходит следующим образом. Сигналы, соответствующие входным переменным x₁ и x₂ в виде квантов втекающего тока (т.е. в виде -x₁ и -x₂), через входы 1 и 2 поступают на входы первого 8 и второго 10 токовых зеркал соответственно. Сигнал x₁размножается и в виде квантов вытекающего тока (т.е. в виде +x₁) снимается с выходов 19, 20 и 21 токового зеркала 8. Аналогично, сигнал x₂ также в виде квантов вытекающего тока (т.е. в виде +x₂) снимается с выходов 18 и 22 второго токового зеркала 10.

Сигнал x₁ с выхода 19 токового зеркала 8 с помощью третьего токового зеркала 11 инвертируется по знаку (т.е. преобразуется в квант втекающего тока или -x₁) и монтажно объединяется с выходным сигналом +x₂ с выхода 18 второго токового зеркала 10. При этом в точке объединения формируется разностный сигнал x₂-x₁, подаваемый на объединенные выводы эмиттеров транзисторов 4 и 6, режимы работы которых задаются источниками напряжения смещения 5 и 7 (E_c5 и E_c7) соответственно.

Если разность квантов тока положительна (т.е. x₂-x₁>0), то транзистор 4 закрыт, а транзистор 6 открыт, разностный вытекающий ток через транзистор 6 уходит на «землю».

Если разность квантов тока неположительна (т.е. x₂-x₁≤0), то разностный ток равен нулю, транзистор 4 открыт и через него из сигнала x₁ с выхода 20 первого токового зеркала 10 вычитается сигнал разности - (x₁-x₂), снимаемый с выхода третьего токового зеркала 11, тем самым реализуется разность x₁÷(x₁÷x₂). Разностный сигнал поступает на эмиттер транзистора 14. Режим работы этого транзистора задается напряжением смещения на его базе, задаваемым источником смещения E_c16.

При x₁÷(x₁÷x₂)>0 разностный сигнал в виде кванта вытекающего тока с коллектора транзистора 14 подается на вход четвертого токового зеркала 12, с выхода которого в виде кванта втекающего тока монтажно объединяется с квантами вытекающих токов x₁ с выхода 21 первого токового зеркала 8 и с выхода 22 второго токового зеркала 10, при этом в точке их соединения образуется сигнал, соответствующий выражению (1).

Полученный сигнал в виде кванта тока поступает на эмиттер транзистора 15. Режим работы этого транзистора задается источником напряжения смещения 17. С коллектора транзистора 15 выходной сигнал поступает во внешнюю цепь. Резистор 23 служит для определения наличия кванта тока в выходной цепи в процессе экспериментальных исследований схемы.

Как видно из приведенного описания реализация логической функции max(x₁,x₂) в схеме фиг. 2 производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).

Показанные на фиг. 4, 5, 7, 12 результаты моделирования в разных средах компьютерного моделирования и на разных типах применяемых интегральных транзисторов подтверждают указанные свойства заявляемой схемы.

Таким образом, рассмотренное схемотехническое решение k-значного логического элемента «максимум» характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 8159304, fig. 5.

2. Патент US №5977829, fig. 1.

3. Патент US №5789982, fig. 2.

4. Патент US №5140282.

5. Патент US №6624701, fig. 4.

6. Патент US №6529078.

7. Патент US №5734294.

8. Патент US №5557220.

9. Патент US №6624701.

10. Патент RU №2319296.

11. Патент RU №2436224.

12. Патент RU №2319296.

13. Патент RU №2321157.

14. Патент RU №2383099.

15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93.

16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.

17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.

18. Патент US 6556075, fig. 2.

19. Патент US 6556075, fig. 6.

k-значный логический элемент «максимум», содержащий первый (1) и второй (2) логические входы устройства, выход (3) устройства, первый (4) вспомогательный транзистор, база которого подключена к первому (5) источнику напряжения смещения, второй (6) вспомогательный транзистор другого типа проводимости, база которого подключена ко второму (7) источнику напряжения смещения, причем эмиттеры первого (4) и второго (6) вспомогательных транзисторов объединены, первое (8) токовое зеркало, согласованное с первой (9) шиной источника питания, вход которого соединен с первым (1) логическим входом устройства, второе (10) токовое зеркало, согласованное с первой (9) шиной источника питания, вход которого подключен ко второму (2) логическому входу устройства, третье (11) и четвертое (12) токовые зеркала, согласованные со второй (13) шиной источника питания, первый (14) и второй (15) согласующие транзисторы, базы которых связаны с соответствующими третьим (16) и четвертым (17) источниками напряжения смещения, причем первый (18) токовый выход второго (10) токового зеркала соединен с объединенными эмиттерами первого (4) и второго (6) вспомогательных транзисторов, отличающийся тем, что первый (19) токовый выход первого (8) токового зеркала соединен с токовым входом третьего (11) токового зеркала, выход которого соединен с объединенными эмиттерами первого (4) и второго (6) вспомогательных транзисторов, второй (20) токовый выход первого (8) токового зеркала подключен к коллектору первого (4) вспомогательного транзистора и эмиттеру первого (14) согласующего транзистора, коллектор которого связан со входом четвертого (12) токового зеркала, третий (21) токовый выход первого (8) токового зеркала соединен со вторым (22) токовым выходом второго (10) токового зеркала, подключен к эмиттеру второго (15) согласующего транзистора и связан с токовым выходом четвертого (12) токового зеркала, причем коллектор второго (6) вспомогательного транзистора связан со второй (13) шиной источника питания, а коллектор второго (15) согласующего транзистора соединен с выходом (3) устройства.

Предполагаемое изобретение относится к области цифровой вычислительной техники, автоматики, связи и может использоваться в различных цифровых структурах и системах автоматического управления и передачи цифровой информации.

Логический элемент нестрогого сравнения на неравенство двух многозначных переменных // 2547233

Изобретение относится к области вычислительной техники, автоматики, связи. Техническим результатом является повышение быстродействия.

Логический элемент сравнения k-значной переменной с пороговым значением // 2546085

Изобретение относится к логическому элементу сравнения k-значной переменной с пороговым значением. Технический результат заключается в повышении быстродействия средств обработки цифровой информации за счет выполнения преобразования информации в многозначной токовой форме сигналов.

Многозначный сумматор по модулю k // 2546078

Изобретение относится к области вычислительной техники, автоматики, связи. Техническим результатом является повышение быстродействия устройств преобразования информации.

Парафазный логический элемент // 2542660

Изобретение относится к парафазному логическому элементу. Технический результат заключается в уменьшении потребляемой мощности в расчете на один такт.

Триггер комплементарной металл-оксид-полупроводниковой структуры микросхемы // 2541894

Изобретение относится к области вычислительной техники и может быть использовано в элементах управления микропроцессорных КМОП микросхемах и элементах считывания запоминающих устройств.

Устройство подповерхностного зондирования // 2530288

Изобретение относится к области радиотехники, преимущественно к радиолокации объектов, и может быть использовано для определения длины линейного контрастного по электромагнитным характеристикам относительно вмещающего пространства подповерхностного объекта.

Радиочастотный безопасный логический элемент "или" // 2525753

Изобретение относится к высокочастотной измерительной технике. Технический результат - повышение надежности работы путем обеспечения перехода элемента в безопасное состояние в случае попадания на вход смеси сигналов при коротком замыкании в аппаратном устройстве.

Устройство для выделения модуля разности двух входных токов // 2520416

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации и т.п.

Блок переключения // 2517357

Изобретение относится к области автоматики и может быть использовано в устройствах, обеспечивающих безопасность технологических процессов, в частности при управлении движением поездов.

Устройство защиты от контрафакта и фальсификации интегральных схем // 2552181

Изобретение относится к полупроводниковым микроэлектронным устройствам, а именно - к устройствам защиты от контрафакта и фальсификации интегральных схем (ИС), которые встраиваются в кристалл ИС. Технический результат - проверка подлинности ИС (т.е. ИС является либо подлинной, либо контрафактной или фальсифицируемой), исключение считывания злоумышленником с ИС идентификационного номера (метки) и проверка работоспособности самого устройства защиты от контрафакта и фальсификации ИС. Устройство защиты от контрафакта и фальсификации интегральных схем содержит встроенный в кристалл подлинной интегральной схемы первый логический регистр с элементами ввода идентификационного номера (метки) доверенным производителем интегральных схем через рабочие или вспомогательные выводы интегральной схемы и блокирующих последующий ввод другого идентификационного номера. В него дополнительно вводят второй логический регистр с элементами ввода пользователем интегральной схемы известного ему идентификационного номера и логическую схему совпадения с элементами вывода информации о подлинности и разрешения нормального функционирования, в которой сравнивают хранящийся в первом логическом регистре интегральной схемы идентификационный номер с идентификационным номером во втором логическом регистре, и при совпадении идентификационных номеров разрешают нормальное функционирование интегральной схемы. 1 ил.

Безопасный логический элемент "и" // 2554057

Изобретение относится к средствам обеспечения безопасности на железнодорожном транспорте, а именно к устройствам коммутации и блокировки, которые обеспечивают сопряжение выходных сигналов контроллеров и других управляющих устройств с поляризованным реле в системах железнодорожной автоматики и телемеханики. Технический результат - построение безопасного элемента, реализующего логическую функцию «И» с произвольным N числом входов и использующего одно поляризованное реле первого класса надежности. Указанный результат достигается тем, что в устройство введены N устройств сопряжения, гальванически развязанных со своими входами, положительный полюс источника электропитания устройства подключается к положительному питающему входу, а отрицательный полюс к отрицательному питающему входу первого развязывающего устройства сопряжения, причем выходы 1, 2, 3 … и (N-1)-го устройств сопряжения соединены с отрицательными питающими входами соответственно второго, третьего, … N-го устройств сопряжения, а отрицательные питающие входы N устройств сопряжения, начиная с первого и кончая (N-1)-м, подключены к положительным питающим входам соответственно второго, третьего … N-го устройств сопряжения, а выход N-го устройства сопряжения соединен с первым выводом поляризующей обмотки поляризованного реле, второй вывод которой подключен к отрицательному питающему входу N-го устройства сопряжения. В предлагаемом техническом решении реализуется логическая функция «И» с произвольным количеством N входов и используется одно поляризованное реле. 1 ил.

K-значный логический элемент "максимум" // 2568385

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации. Техническим результатом является повышение быстродействия устройств преобразования информации. k-значный логический элемент «максимум» содержит первый (1) и второй (2) логические входы устройства, выход (3) устройства, первый (4) вспомогательный транзистор, первый (5) источник напряжения смещения, второй (6) вспомогательный транзистор другого типа проводимости, второй (7) источник напряжения смещения, первое (8) токовое зеркало, первую (9) шину источника питания, второе (10) токовое зеркало, третье (11) токовое зеркало, вторую (12) шину источника питания, четвертое (13) токовое зеркало, первый (14) выход, второй (15) токовый выход. 5 ил.

Динамический логический элемент и-или // 2580095

Изобретение относится к области вычислительной техники и может быть использовано для реализации каскадных логических устройств конвейерного типа. Технический результат заключается в упрощении конструкции динамического логического элемента. Технический результат достигается за счет того, что динамический логический элемент И-ИЛИ содержит тактовый 1, предзарядовый 2 и логический 3 транзисторы p-типа, тактовый 4 транзистор n-типа и логический блок 5, содержащий ключевые цепи 6, каждая из которых состоит из последовательно соединенных транзисторов n-типа, логические входы 7 элемента, выход 8 логического блока 5, тактовую шину 9, к которой подключен также затвор тактового транзистора 4 n-типа, выход 10 элемента и противофазную тактовую шину 11. 1 ил.

Способ и устройство для мониторинга устройства, оснащенного микропроцессором // 2597472

Изобретение относится к устройству мониторинга для микропроцессора, сконструированного для работы в системе, оснащенной микропроцессором, безопасность которого является важным параметром. Технический результат - повышение надежности микропроцессора. Устройство (10) мониторинга для устройства, оснащенного микропроцессором (10), содержит, по меньшей мере, один вход (13) для получения данных от микропроцессора, узел (11) аппаратной логики для выполнения логических операций на данных, поступающих от микропроцессора, узел (12) компаратора для сравнения результата вычисления, выполненного микропроцессором, с результатом, полученным посредством узла (11) аппаратной логики, и выход (15) для передачи сигнала, представляющего результат диагностики работы микропроцессора. 3 н. и 12 з.п. ф-лы, 4 ил.

Rs-триггер // 2604682

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в специализированных цифровых структурах, системах автоматического управления и передачи цифровой информации. Технический результат: заключается в повышении быстродействия систем обработки информации и создании элементной базы вычислительных устройств, работающих на принципах многозначной линейной алгебры. Такой результат достигается за счет создания RS-триггера, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. 2 з.п. ф-лы, 10 ил.

Устройство адаптивной коммутации // 2611261

Изобретение относится к автоматике и телемеханике, может быть использовано в аппаратуре дискретного управления с повышенной надежностью, имеющей ограниченный доступ для контроля, например для автоматических космических аппаратов. Достигаемый технический результат - повышение надежности при резервировании релейных ячеек дистанционных переключателей. Устройство адаптивной коммутации содержит шины питания, n однотипных резервированных релейных ячеек, выполненных на трех двухконтактных дистанционных переключателях, контакты которых соединены в контактные группы, информационный контроллер, второй контроллер, первая и вторая группы силовых ключей, первая и вторая группы развязывающих диодов, два блока контроля состояния релейных ячеек, последовательно с первым датчиком тока включен второй датчик тока, выход которого соединен с информационным входом второго контроллера, вход-выход второго контроллера является вторым входом–выходом устройства. 1 з.п. ф-лы, 3 ил.

Rs-триггер // 2615069

Изобретение относится к области вычислительной техники. Технический результат: создание RS-триггера, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Для этого предложен RS-триггер, который содержит первый 1 (S) и второй 2 (R) логические входы устройства, первый 3 инвертирующий логический элемент «И» с первым 4 и вторым 5 логическими входами, а также первым 6 выходом, второй 7 инвертирующий логический элемент «И» с первым 8 и вторым 9 логическими входами, а также вторым 10 выходом, противофазные первый и второй 12 (Q) логические выходы устройства, при этом первый 4 и второй 5 логические входы имеют вытекающие входные токи, и первый 6 выход имеет вытекающий выходной ток, при этом первый 8 и второй 9 логические входы имеют втекающие входные токи, причем первый 10 выход второго 7 инвертирующего логического элемента «И» имеет втекающий выходной ток, первый 3 инвертирующий логический элемент «И» имеет дополнительный токовый выход 13, второй 7 инвертирующий логический элемент «И» имеет дополнительный токовый выход 14. 2 з.п. ф-лы, 14 ил.

Многовходовой логический элемент комплементарной металл-оксид-полупроводниковой структуры декодера // 2616170

Изобретение относится к области вычислительной техники. Технический результат - повышение помехоустойчивости многовходового логического элемента при воздействии одиночной ядерной частицы. Для этого предложен многовходовой логический элемент комплементарной металл-оксид-полупроводниковой структуры декодера, который состоит из статических элементов ИЛИ-НЕ и статических элементов И-НЕ, соединенных между собой в цепочки чередующихся элементов так, что выходы элементов ИЛИ-НЕ соединены с входами последующих в цепочке элементов И-НЕ, выходы элементов И-НЕ соединены с входами последующих в цепочке элементов ИЛИ-НЕ. Многовходовой логический элемент снабжен компенсирующими транзисторами с каналами электронной проводимости и компенсирующими транзисторами с каналами дырочной проводимости. Стоковые области каждого компенсирующего транзистора размещены на кристалле интегральной микросхемы относительно стоковых областей транзисторов с каналами такой же проводимости каждого из предшествующих в цепочке элементов на расстоянии, обеспечивающем одновременное воздействие одиночной ядерной частицы на указанные области транзисторов. 2 з.п. ф-лы, 9 ил.

Стабилизированный электропривод // 2621288

Изобретение относится к области электротехники и может быть использовано в высокоточных электроприводах. Технический результат - улучшение динамических характеристик электропривода. Для этого предложен стабилизированный электропривод, который содержит электродвигатель, импульсный датчик скорости, частотно-фазовый дискриминатор, частотно-задающий блок, дифференцирующий элемент, управляемый ключ, сумматор, преобразователь, блок формирования управляющих сигналов, исключающее ИЛИ, три D-триггера, нелинейный элемент типа «Зона нечувствительности», элемент НЕ, два элемента И, частотный дискриминатор, мультиплексор. 3 ил.