Логический преобразователь

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит одиннадцать мажоритарных элементов и четыре настроечных входа. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2294007, кл. G06F 7/57, 2007 г.), который содержит мажоритарные элементы и с помощью четырех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит девятнадцать мажоритарных элементов и максимальное время задержки распространения сигнала в нем определяется выражением Δt=6ΔtM, где ΔtM есть время задержки мажоритарного элемента.

Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го ( i = 1,4 ¯ ) и j-го ( j = 9,10 ¯ ) мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j-2)-го мажоритарных элементов, выходы k-го ( k = 6,8 ¯ ) и одиннадцатого мажоритарных элементов подключены соответственно к третьим входам (k-3)-го и восьмого мажоритарных элементов, а выход пятого мажоритарного элемента является выходом логического преобразователя, первый, второй, третий и четвертый настроечные входы которого соединены соответственно с первым входом десятого мажоритарного элемента, объединенными первыми входами шестого, восьмого мажоритарных элементов, объединенными первыми входами первого, второго, четвертого, пятого мажоритарных элементов и объединенными первыми входами третьего, седьмого, девятого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 111, которые имеют по три входа, причем выходы элементов 1i ( i = 1,4 ¯ ) и 1j ( j = 9,10 ¯ ) соединены соответственно с вторыми входами элементов 1i+1 и 1j-2, выходы элементов 1k ( k = 6,8 ¯ ) и 111 подключены соответственно к третьим входам элементов 1k-3 и 18, а выход элемента 15 является выходом логического преобразователя, первый, второй, третий и четвертый настроечные входы которого соединены соответственно с первым входом элемента 110, объединенными первыми входами элементов 16, 18, объединенными первыми входами элементов 11, 12, 14, 15 и объединенными первыми входами элементов 13, 17, 19.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, …, четвертом настроечных входах фиксируются соответственно необходимые сигналы f1, …, f4∈{0,1} константной настройки. На вторые входы элементов 11, 19, первый вход элемента 111; третьи входы элементов 11 19, второй вход элемента 111; третьи входы элементов 12, 17, 111; вторые и третьи входы элементов 16, 110 подаются соответственно двоичные сигналы x1; x2; x3; х4 и х51, …, х5∈{0,1}). На выходе мажоритарного элемента 1m ( m = 1,11 ¯ ) имеем maj(am1, am2, am3)=am1am2∨am1am3∨am2am3, где am1, am2, am3 и ∨, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 15 определяется выражением

,

в котором

Таким образом, на выходе предлагаемого преобразователя получим

где τ1, …, τ5 есть простые симметричные булевы функции пяти аргументов x1, …, x5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. -М.: Энергия, 1974). При этом указанный преобразователь содержит одиннадцать мажоритарных элементов, а максимальное время задержки распространения сигнала в нем определяется выражением Δt=5ΔtM (ΔtM - время задержки мажоритарного элемента).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью четырех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами и более высоким быстродействием.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что выходы i-го и j-го мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j-2)-го мажоритарных элементов, выходы k-го и одиннадцатого мажоритарных элементов подключены соответственно к третьим входам (k-3)-го и восьмого мажоритарных элементов, а выход пятого мажоритарного элемента является выходом логического преобразователя, первый, второй, третий и четвертый настроечные входы которого соединены соответственно с первым входом десятого мажоритарного элемента, объединенными первыми входами шестого, восьмого мажоритарных элементов, объединенными первыми входами первого, второго, четвертого, пятого мажоритарных элементов и объединенными первыми входами третьего, седьмого, девятого мажоритарных элементов.



 

Похожие патенты:

Изобретение предназначено для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники и автоматики. Техническим результатом является повышение быстродействия мажоритарного элемента.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может использоваться для повышения надежности вычислительных и управляющих систем. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к железнодорожной автоматике и телемеханике, а именно к устройствам управления железнодорожной автоматики, и может быть использовано в различных системах электрической централизации, в том числе, в управляющем вычислительном комплексе системы микропроцессорной централизации стрелок и сигналов, предназначенных для малых, средних и крупных железнодорожных станций.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к импульсной технике для использования в бесконтактных коммутационных устройствах. .

Изобретение относится к средствам оценки данных поверхности земли. Технический результат заключается в повышении точности модели географической области.

Изобретение относится к вычислительной технике, предназначено для суммирования двоичных чисел и может быть использовано в системах передачи и обработки информации для цифровой обработки сигналов, при решении комбинаторных задач.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к области объединения источников информации, касающихся индивидуумов и коммерческих организаций, к которым индивидуумы принадлежат или принадлежали.

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов.

Изобретение относится к передаче информации по каналам связи. Техническим результатом является повышение надежности передачи структурированных сообщений, достигаемое за счет проверки правильности передачи структурированных блоков.

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих арифметических устройствах для выполнения операций умножения чисел.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.

Изобретение относится к области вычислительной техники и может быть использовано в устройствах для решения комбинаторных задач. Технический результат заключается в обеспечении возможности формирования каждого элемента сочетания в n-разрядном двоичном счетчике, контроль значений которого осуществляется с помощью позиционного дешифратора.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит одиннадцать мажоритарных элементов (11, …, 111) и три настроечных входа. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия. Устройство содержит одиннадцать мажоритарных элементов и четыре настроечных входа. 1 ил.

Наверх