Логический преобразователь

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит одиннадцать мажоритарных элементов (11, …, 111) и три настроечных входа. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2294007, кл. G06F 7/57, 2007 г.), который содержит мажоритарные элементы и с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит девятнадцать мажоритарных элементов, и наличие четырех настроечных входов.

Техническим результатом изобретения является уменьшение аппаратурных затрат и сокращение количества настроечных входов при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го ( i = 1,2 ¯ ) и j-го ( j = 3,4 ¯ ) мажоритарных элементов соединены соответственно с объединенными вторым входом (i+2)-го, первым входом (i+3)-го мажоритарных элементов и объединенными вторым входом (j+3)-го, первым входом (j+4)-го мажоритарных элементов, выходы k-го ( k = 7,8 ¯ ) и r-го ( r = 9,10 ¯ ) мажоритарных элементов подключены соответственно к третьему входу (k+3)-го и второму входу (r+1)-го мажоритарных элементов, выходы пятого и шестого мажоритарных элементов соединены соответственно с вторыми входами восьмого и девятого мажоритарных элементов, а объединенные второй вход первого, первый вход второго мажоритарных элементов, объединенные третьи входы первого, второго мажоритарных элементов, объединенные третьи входы третьего, четвертого, пятого мажоритарных элементов, объединенные третьи входы шестого, седьмого, восьмого мажоритарных элементов и объединенные первый вход девятого, вторые входы второго, пятого мажоритарных элементов, объединенные первые входы первого, третьего, шестого, одиннадцатого мажоритарных элементов подключены соответственно к первому, второму, третьему, четвертому информационным и первому, третьему настроечным входам логического преобразователя, пятый информационный, второй настроечный входы и выход которого соединены соответственно с третьим входом девятого, первым входом десятого и выходом одиннадцатого мажоритарных элементов.

На фигуре представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 111, причем выходы элементов 1i ( i = 1,2 ¯ ) и 1j ( j = 3,4 ¯ ) соединены соответственно с объединенными вторым входом элемента 1i+2, первым входом элемента 1i+3 и объединенными вторым входом элемента 1j+3, первым входом элемента 1j+4, выходы элементов 1k ( k = 7,8 ¯ ) и 1r ( r = 9,10 ¯ ) подключены соответственно к третьему входу элемента 1k+3 и второму входу элемента 1r+1, выходы элементов 15 и 16 соединены соответственно с вторыми входами элементов 18 и 19, а объединенные второй вход элемента 11, первый вход элемента 12, объединенные третьи входы элементов 11, 12, объединенные третьи входы элементов 13, 14, 15, объединенные третьи входы элементов 16, 17, 18 и объединенные первый вход элемента 19, вторые входы элементов 12, 15, объединенные первые входы элементов 11, 13, 16, 111 подключены соответственно к первому, второму, третьему, четвертому информационным и первому, третьему настроечным входам логического преобразователя, пятый информационный, второй настроечный входы и выход которого соединены соответственно с третьим входом элемента 19, первым входом элемента 110 и выходом элемента 111.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы f 1 , f 2 , f 3 { 0,1 } константной настройки. На первый, …, пятый информационные входы логического преобразователя подаются соответственно двоичные сигналы x 1 , , x 5 { 0,1 } . На выходе мажоритарного элемента 1m ( m = 1,11 ¯ ) имеем maj(am1, am2, am3)=am1am2∨am1am3∨am2am3, где am1, am2, am3 и ∨, есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 111 определяется выражением

в котором * f g = { п р и f q = 1 п р и f q = 0 ( q = 1,3 ¯ ). Таким образом, на выходе предлагаемого преобразователя получим

где τ1, …, τ5 есть простые симметричные булевы функции пяти аргументов x1, …, x5 (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и имеет меньшие по сравнению с прототипом аппаратурные затраты и меньшее количество настроечных входов.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что выходы i-го () и j-го () мажоритарных элементов соединены соответственно с объединенными вторым входом (i+2)-го, первым входом (i+3)-го мажоритарных элементов и объединенными вторым входом (j+3)-го, первым входом (j+4)-го мажоритарных элементов, выходы k-го () и r-го () мажоритарных элементов подключены соответственно к третьему входу (k+3)-го и второму входу (r+1)-го мажоритарных элементов, выходы пятого и шестого мажоритарных элементов соединены соответственно с вторыми входами восьмого и девятого мажоритарных элементов, а объединенные второй вход первого, первый вход второго мажоритарных элементов, объединенные третьи входы первого, второго мажоритарных элементов, объединенные третьи входы третьего, четвертого, пятого мажоритарных элементов, объединенные третьи входы шестого, седьмого, восьмого мажоритарных элементов и объединенные первый вход девятого, вторые входы второго, пятого мажоритарных элементов, объединенные первые входы первого, третьего, шестого, одиннадцатого мажоритарных элементов подключены соответственно к первому, второму, третьему, четвертому информационным и первому, третьему настроечным входам логического преобразователя, пятый информационный, второй настроечный входы и выход которого соединены соответственно с третьим входом девятого, первым входом десятого и выходом одиннадцатого мажоритарных элементов.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение предназначено для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники и автоматики. Техническим результатом является повышение быстродействия мажоритарного элемента.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может использоваться для повышения надежности вычислительных и управляющих систем. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к железнодорожной автоматике и телемеханике, а именно к устройствам управления железнодорожной автоматики, и может быть использовано в различных системах электрической централизации, в том числе, в управляющем вычислительном комплексе системы микропроцессорной централизации стрелок и сигналов, предназначенных для малых, средних и крупных железнодорожных станций.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение относится к средствам оценки данных поверхности земли. Технический результат заключается в повышении точности модели географической области.

Изобретение относится к вычислительной технике, предназначено для суммирования двоичных чисел и может быть использовано в системах передачи и обработки информации для цифровой обработки сигналов, при решении комбинаторных задач.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к области объединения источников информации, касающихся индивидуумов и коммерческих организаций, к которым индивидуумы принадлежат или принадлежали.

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов.

Изобретение относится к передаче информации по каналам связи. Техническим результатом является повышение надежности передачи структурированных сообщений, достигаемое за счет проверки правильности передачи структурированных блоков.

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих арифметических устройствах для выполнения операций умножения чисел.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах цифровой обработки сигналов и в криптографических приложениях.

Группа изобретений относится к области цифровой вычислительной техники и может быть использована для выполнения вычислительных операций. Техническим результатом является повышение быстродействия. Устройство содержит в каждом двоичном разряде два RS-триггера, восемь логических элементов И, четыре логических элемента ИЛИ, четыре логических элемента НЕ, информационный вход, пять входов управления. В устройство входит блок управления вычислительными операциями, содержащий три RS-триггера, тринадцать логических элементов И, шесть логических элементов ИЛИ, два логических элемента HE, три входа подачи временных тактов, пять входов управления, три выхода операции сравнения модулей двух кодов. 6 н.п. ф-лы, 2 ил.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит одиннадцать мажоритарных элементов и три настроечных входа. 1 ил.

Наверх