Многозначный логический элемент обратного циклического сдвига



Многозначный логический элемент обратного циклического сдвига
Многозначный логический элемент обратного циклического сдвига
Многозначный логический элемент обратного циклического сдвига
Многозначный логический элемент обратного циклического сдвига

 


Владельцы патента RU 2554557:

федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Донской государственный технический университет" (ДГТУ) (RU)

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации. Техническим результатом является создание логического элемента, обеспечивающего обратный циклический сдвиг многозначной переменной x1, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. Устройство содержит вход и выход, два вспомогательных транзистора, два источника напряжения смещения, четыре токовых зеркала, две шины источника питания, дополнительный источник опорного тока. 4 ил., 1 табл.

 

Предлагаемое изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в цифровых вычислительных структурах, системах автоматического управления, передачи и обработки цифровой информации и т.п.

В различных аналого-цифровых вычислительных и управляющих устройствах широко используются транзисторные каскады преобразования входных логических переменных (токов), реализованные на основе токовых зеркал [1-14, 18, 19]. Данные функциональные узлы используются, например, во входных каскадах операционных преобразователей сигналов с так называемой «токовой отрицательной обратной связью» [1-14], а также в качестве самостоятельных нелинейных преобразователей входных токов без цепей обратной связи [9, 18, 19], реализующих функцию логической обработки входных токовых переменных.

В работе [15], а также монографиях соавтора настоящей заявки [16-17], показано, что булева алгебра является частным случаем более общей линейной алгебры, практическая реализация которой в структуре вычислительных и логических устройств автоматики нового поколения требует создания специальной элементной базы, реализуемой на основе логики с многозначным внутренним представлением сигналов, в которой эквивалентом стандартного логического сигнала является квант тока. Заявляемое устройство относится к этому типу логических элементов.

Ближайшим прототипом заявляемого устройства является логический элемент, представленный в патенте US 5.557.220, структура которого присутствует во многих других патентах [1-14], в т.ч. JP 2004/328427. Он содержит вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, причем эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены и подключены ко входу устройства 1, коллектор первого 3 вспомогательного транзистора соединен со входом первого 7 токового зеркала, согласованного с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора соединен со входом второго 9 токового зеркала, согласованного со второй 10 шиной источника питания, третье 11 токовое зеркало, согласованное с первой 8 шиной источника питания, причем токовые выходы первого 7 и третьего 11 токовых зеркал соединены друг с другом, четвертое 12 токовое зеркало, согласованное со второй 10 шиной источника питания.

Существенный недостаток известного устройства состоит в том, что он не реализует функцию обратного циклического сдвига многозначной входной переменной (x1), соответствующей многоуровневым значениям входного тока I1. Это не позволяет на его основе создать полный базис средств вычислительной техники, функционирующих на принципах преобразования многозначных токовых сигналов.

Основная задача предлагаемого изобретения состоит в создании логического элемента, обеспечивающего обратный циклический сдвиг многозначной переменной x1, в котором внутреннее преобразование информации производится в многозначной токовой форме сигналов. В конечном итоге это позволяет повысить быстродействие устройств преобразования информации и создать элементную базу вычислительных устройств, работающих на принципах многозначной линейной алгебры [16-17].

Поставленная задача решается тем, что в известном логическом элементе (фиг. 1), содержащем вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, причем эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены и подключены ко входу устройства 1, коллектор первого 3 вспомогательного транзистора соединен со входом первого 7 токового зеркала, согласованного с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора соединен со входом второго 9 токового зеркала, согласованного со второй 10 шиной источника питания, третье 11 токовое зеркало, согласованное с первой 8 шиной источника питания, причем токовые выходы первого 7 и третьего 11 токовых зеркал соединены друг с другом, четвертое 12 токовое зеркало, согласованное со второй 10 шиной источника питания, предусмотрены новые элементы и связи - между входом устройства и первой 8 шиной источника питания включен дополнительный источник опорного тока 13, выход второго 9 токового зеркала соединен со входом третьего 11 токового зеркала, выход которого подключен ко входу четвертого 12 токового зеркала.

Схема известного устройства показана на чертеже фиг. 1. На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг. 3 представлена принципиальная схема заявляемого устройства фиг. 2 в среде компьютерного моделирования МС9 с конкретным выполнением функциональных узлов.

На чертеже фиг. 4 приведены временные диаграммы входного и выходного сигналов устройства фиг. 3 с троичным входным сигналом.

Многозначный логический элемент обратного циклического сдвига фиг. 2 содержит вход 1 и выход 2 устройства, первый 3 вспомогательный транзистор, база которого подключена к первому 4 источнику напряжения смещения, второй 5 вспомогательный транзистор другого типа проводимости, база которого подключена ко второму 6 источнику напряжения смещения, причем эмиттеры первого 3 и второго 5 вспомогательных транзисторов объединены и подключены ко входу устройства 1, коллектор первого 3 вспомогательного транзистора соединен со входом первого 7 токового зеркала, согласованного с первой 8 шиной источника питания, коллектор второго 5 вспомогательного транзистора соединен со входом второго 9 токового зеркала, согласованного со второй 10 шиной источника питания, третье 11 токовое зеркало, согласованное с первой 8 шиной источника питания, причем токовые выходы первого 7 и третьего 11 токовых зеркал соединены друг с другом, четвертое 12 токовое зеркало, согласованное со второй 10 шиной источника питания. Между входом устройства и первой 8 шиной источника питания включен дополнительный источник опорного тока 13, выход второго 9 токового зеркала соединен со входом третьего 11 токового зеркала, выход которого подключен ко входу четвертого 12 токового зеркала. Двухполюсник 14 моделирует свойства нагрузки заявляемого устройства.

Рассмотрим работу устройства фиг. 2, которое выполняет логическую операцию

Этому выражению соответствует таблица истинности:

x xΘ1
0 2
1 0
2 1

Реализация составляющих этого выражения (1) осуществляется следующим образом. Входной сигнал x в виде кванта втекающего тока на входе 1 вычитается из кванта тока дополнительного источника опорного тока 13. Разностный квант тока 1-x подается на объединенные эмиттеры транзисторов 3 и 5, режимы работы которых задаются источниками напряжения смещения 4 и 6 (Ec4 и Ec6).

Если разность токов положительна, т.е. 1-x>0, то транзистор 3 закрыт, а транзистор 5 открыт. Если же разность токов отрицательна, т.е. 1-х<0, то транзистор 3 открыт, а транзистор 5 закрыт.

В результате на входе второго токового зеркала 9 формируется сигнал (1÷x) в виде кванта вытекающего тока, а на входе первого токового зеркала 7 формируется сигнал (x÷1). Сигнал (1÷x) с выхода токового зеркала 9 с помощью третьего токового зеркала 11 удваивается и преобразуется в квант вытекающего тока. Таким образом первое слагаемое выражения 1 оказывается сформированным.

Одновременно на вход первого токового зеркала 7 поступает сигнал x÷1 в виде кванта втекающего тока, который преобразуется первым токовым зеркалом 7 в квант вытекающего тока. Таким образом второе слагаемое выражения 1 также оказывается сформированным.

Сложение полученных сигналов в виде квантов тока производится монтажным соединением выходов первого 7 и третьего 11 токовых зеркал. Квант втекающего тока суммы поступает на вход четвертого токового зеркала 12, на выходе которого он преобразуется в квант втекающего ток для согласования направления выходного тока элемента с входными токами последующих элементов.

Двухполюсник 14 служит для обнаружения наличия кванта тока в выходной цепи в процессе экспериментальных исследований.

Как видно из приведенного описания, реализация логической функции xΘ1 в схеме фиг. 2 производится формированием алгебраической суммы квантов тока и выделением определенных значений этой суммы токов. Все элементы приведенной схемы работают в активном режиме, предполагающем отсутствие насыщения в процессе переключений, что повышает общее быстродействие схемы. Кроме того, использование многозначного внутреннего представления сигналов повышает информативность линий связи, что уменьшает их количество. Использование стабильных значений квантов тока, а также определение выходного сигнала разностью этих токов обеспечивает малую зависимость функционирования схемы от внешних дестабилизирующих факторов (девиация питающего напряжения, радиационное и температурное воздействия, синфазная помеха и др.).

Показанные на чертеже фиг. 4 результаты моделирования подтверждают указанные свойства заявляемой схемы.

Таким образом, рассмотренное схемотехническое решение многозначного логического элемента обратного циклического сдвига характеризуется многозначным состоянием внутренних сигналов и сигналов на его токовых входах и выходах, что может быть положено в основу вычислительных и управляющих устройств, использующих многозначную линейную алгебру, частным случаем которой является булева алгебра.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 8.159.304, fig. 5.

2. Патент US №5.977.829, fig. 1.

3. Патент US №5.789.982, fig. 2.

4. Патент US №5.140.282.

5. Патент US №6.624.701, fig. 4.

6. Патент US №6.529.078.

7. Патент US №5.734.294.

8. Патент US №5.557.220.

9. Патент US №6.624.701.

10. Патент RU №2319296.

11. Патент RU №2436224.

12. Патент RU №2319296.

13. Патент RU №2321157.

14. Патент RU №2383099.

15. Малюгин В.Д. Реализация булевых функций арифметическими полиномами // Автоматика и телемеханика, 1982. №4. С. 84-93.

16. Чернов Н.И. Основы теории логического синтеза цифровых структур над полем вещественных чисел // Монография. - Таганрог: ТРТУ, 2001. - 147 с.

17. Чернов Н.И. Линейный синтез цифровых структур АСОИУ» // Учебное пособие Таганрог. - ТРТУ, 2004 г., 118 с.

18. Патент US 6.556.075 fig. 2.

19. Патент US 6.556.075 fig. 6.

Многозначный логический элемент обратного циклического сдвига, содержащий вход (1) и выход (2) устройства, первый (3) вспомогательный транзистор, база которого подключена к первому (4) источнику напряжения смещения, второй (5) вспомогательный транзистор другого типа проводимости, база которого подключена ко второму (6) источнику напряжения смещения, причем эмиттеры первого (3) и второго (5) вспомогательных транзисторов объединены и подключены ко входу устройства (1), коллектор первого (3) вспомогательного транзистора соединен со входом первого (7) токового зеркала, согласованного с первой (8) шиной источника питания, коллектор второго (5) вспомогательного транзистора соединен со входом второго (9) токового зеркала, согласованного со второй (10) шиной источника питания, третье (11) токовое зеркало, согласованное с первой (8) шиной источника питания, причем токовые выходы первого (7) и третьего (11) токовых зеркал соединены друг с другом, четвертое (12) токовое зеркало, согласованное со второй (10) шиной источника питания, отличающийся тем, что между входом устройства и первой (8) шиной источника питания включен дополнительный источник опорного тока (13), выход второго (9) токового зеркала соединен со входом третьего (11) токового зеркала, выход которого подключен ко входу четвертого (12) токового зеркала.



 

Похожие патенты:

Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в специализированных цифровых структурах, системах автоматического управления, устройствах передачи и обработки цифровой информации.

Изобретение относится к области коммутационных сред для вычислительных систем и может быть использовано как выходной буферный каскад передатчика в высокоскоростных мультиканальных интерфейсах.

Изобретение относится к интегральным схемам и может быть использовано для высокоскоростных входных приемных устройств. .

Изобретение относится к пересылке данных от микросхемы к микросхеме, которая использует метод токового режима вместо общепринятых методов дифференциальной передачи сигналов режима напряжения.

Изобретение относится к области цифровой и вычислительной техники и может быть использовано при приеме, демодуляции и обработке сигналов с различной структурой по модели сигнала и возможностью быстрой, автоматической настройки на сигнал при повторном выходе на него.

Изобретение относится к цифровой и вычислительной технике и может использоваться при обработке цифровых потоков. .

Изобретение относится к электротехнике и предназначено для использования в логических устройствах на биполярных и комплементарных МДП-транзисторах, его целью является повышение быстродействия преобразователя уровня ЭСЛ-КМОП, которое достигается введением в устройство первого и второго элементов смещения 19, 20 и изменением связей компонентов, позволившим реализовать в устройстве метод форсированного управления активными p- и n-канальными МДП-транзисторами 13 - 116, при котором воздействие на транзисторы осуществляется одновременно по выходам истока и затвора.

Изобретение относится к технике связи и может быть использовано в схемах синхронизации для коррекции фазы процесса за счет добавления в корректируемую последовательность, имеющую высокие требования к положению переднего фронта и длительности импульсов, дополнительных (корректирующих) импульсов.

Изобретение относится к интегральным микросхемам , построенным на базе комплементарных МОП-транзисторов (КМОП), а более конкретно к КМОП-преобразователям уровня напряжения Сущность изобретения преобразователь уровня напряжения содержит р-канальный МОП-транзистор 1 и n-канальный МОП-транзистор 2.

Изобретение относится к портативным электронным устройствам, в частности к электронным картам с переключателем, приводимым в действие пользователем для активации электронного блока. Технический результат заключается в обеспечении предотвращения случайной активации переключателя электронной карты за счет расположения фотодиодов и конструкции логической схемы. Технический результат достигается за счет портативного электронного устройства, которое содержит электронный блок и переключатель, связанный с электронным блоком, при этом переключатель содержит два независимых фотодетектора, получающие свет с одной и той же поверхности портативного электронного устройства и расположенные достаточно далеко друг от друга, обеспечивая пользователю возможность закрыть один фотодетектор пальцем, и логическую схему, на которую подаются первый и второй сигналы освещенности, поступающие с двух фотодетекторов соответственно, и в случае соответствия первого и второго сигналов освещенности разным логическим состояниям, активирующую переключатель. 8 з.п. ф-лы, 7 ил.
Наверх