Двухтактный динамический регистр сдвига

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения двухтактных динамических регистров сдвига в фотоприемных субмодулях для мозаичных фотоприемников, в частности в фотоприемниках на микроболометрах. Техническим результатом изобретения является: расширение функциональных возможностей за счет обеспечения реверсивности сдвига информации внутри двухтактного динамического регистра сдвига, минимизация занимаемой площади кристалла ИС, расширение области применения за счет возможности двунаправленной передачи информации и стабильной работы устройства в условиях существенных паразитных емкостей тактовых шин. Двухтактный динамический регистр сдвига содержит ячейки, состоящие из двух инверторов, каждый из которых собран на нагрузочном, коммутирующем и ключевом МДП-транзисторах p-типа, из двух тактовых шин, шины питания и шины нулевого потенциала, причем в каждую ячейку введены дополнительный и дополнительный нагрузочный МДП-транзисторы p-типа и третья тактовая шина. 2 ил.

 

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения двухтактных динамических регистров сдвига в фотоприемных субмодулях для мозаичных фотоприемников, в частности в фотоприемниках на микроболометрах.

Известен сдвиговый регистр (Патент РФ на изобретение №2344498 «Сдвиговый регистр» МПК: G11С 19/00, H03K 3/037, H03K 9/001, опубликован 20.01.2009 г.), который выполнен на RS-триггерах и элементах И и ИЛИ, содержащий в каждом разряде первый и второй RS-триггеры, четыре логических элемента И, один элемент ИЛИ, информационный вход, первую и вторую шины управления приемом кода в первый и второй триггеры при выполнении операции сдвига кода, информационный выход, при этом выходы первого и третьего элементов И соединены с R-входами первого и второго RS-триггеров соответственно, выход второго элемента И подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с информационным входом, а выход упомянутого элемента ИЛИ подключен к S-входу первого триггера, первые входы первого и второго элементов И связаны с первой шиной управления приемом кода в первый триггер, первые входы третьего и четвертого элементов И соединены с второй шиной управления приемом кода во второй триггер, причем нулевой и единичный выходы первого триггера i-го разряда соединены с вторыми входами третьего и четвертого элементов И (i+1)-го разряда соответственно, нулевой и единичный выходы второго триггера i-го разряда соединены со вторыми входами первого и второго элементов И (i+1)-го разряда соответственно, кроме того, первый и второй входы второго элемента ИЛИ соединены с S-входами первого и второго триггеров, выход упомянутого элемента ИЛИ является информационным выходом i-го разряда и т.д.

Недостатком этого сдвигового регистра является то, что он имеет сложную структуру и управление, состоит из большого количества транзисторов и вследствие этого при использовании в качестве блока адресации по вертикали в мозаичных фотоприемниках приводит к падению эффективности преобразования изображений в мозаичном фотоприемнике в целом (Эффективность преобразования изображений - это отношение количества работающих фоточувствительных элементов (ФЧЭ) в мозаичном фотоприемнике к сумме ФЧЭ, потерянных в «слепых зонах» и работающих в мозаичном фотоприемнике).

Известен реверсивный сдвиговой регистр (Патент РФ на изобретение №2022372 «Реверсивный регистр сдвига», МПК: G11С 19/00, опубликован 30.10.1994 г.), сущность которого состоит в том, что он содержит в каждом разряде JK-триггер, четыре элемента И, в каждом разряде, кроме первого и последнего, четыре элемента ИЛИ, в первом и последнем разрядах - три элемента ИЛИ, шины управления направлением сдвига вправо и влево, вход сброса регистра, вход сдвига, прямой и инверсный информационные входы регистра и выход информации в прямом последовательном коде при сдвиге вправо, прямой и инверсный информационные парафазные входы регистра и выход информации в прямом последовательном коде при сдвиге влево, вход управления режимом сдвига - уплотнение единиц и вход управления режимом сдвига - уплотнение нулей, причем прямой выход JK-триггера каждого разряда, кроме последнего, соединен соответственно с первым входом первого элемента И последующего разряда, а прямой выход JK-триггера каждого разряда, кроме первого, соединен соответственно с первым входом второго элемента И предыдущего разряда, выходы первого и второго элементов И каждого разряда соединены с входами первого элемента ИЛИ, вход которого соединен с J-входом JK-триггера данного разряда, вторые входы первого и второго элементов И всех разрядов являются соответственно входами управления сдвигом вправо и сдвигом влево регистра и т.д. Введение в известный сдвиговой регистр в каждый разряд, кроме первого и последнего, двух элементов ИЛИ (пятого и шестого), в первую ячейку пятого элемента ИЛИ, в последнюю ячейку шестого элемента ИЛИ, а также новых связей позволяет расширить функциональные возможности реверсивного регистра сдвига за счет уплотнения нулей кодовой комбинации как влево, так и вправо регистра.

Недостатком этого реверсивного сдвигового регистра, как и предыдущего, является то, что он имеет сложную структуру и управление, состоит из большого количества транзисторов и вследствие этого при использовании в качестве блока адресации по вертикали в мозаичных фотоприемниках приводит к падению эффективности преобразования изображений в мозаичном фотоприемнике в целом.

Известен регистр сдвига на МДП-транзисторах (Авторское свидетельство №1269210, МПК: G11С 19/00, опубликованное 07.11.1986 г.), в котором выход каждого из инверторов, составляющих регистр, через коммутирующие транзисторы соединен с входами последующего и предыдущего инверторов. При этом во время первого такта работы сдвигового регистра образуются триггеры, состоящие из четного и последующего нечетного инверторов, а во время второго такта работы - из четного и предыдущего нечетного инверторов.

Недостатком этого регистра сдвига на МДП-транзисторах является то, что он требует большого количества тактовых шин для управляющих сигналов и сложную диаграмму управляющих сигналов, что усложняет технологию его изготовления, снижает быстродействие, повышает стоимость устройства и существенно понижает эффективность мозаичного фотоприемника в целом.

Известен также двухтактный динамический регистр сдвига на МДП-транзисторах p-типа, принятый за прототип, приведенный в справочном пособии, издание второе, преобразованное и дополненное. Под редакцией C.B. Якубовского. Проектирование радиоэлектронной аппаратуры на интегральных схемах, «Аналоговые и цифровые интегральные микросхемы», Москва «Радио и связь», 1985, рис. 3.41, стр. 139.

Двухтактный динамический регистр сдвига содержит ячейки, состоящие из двух инверторов, каждый из которых собран на нагрузочном, коммутирующем и ключевом МДП-транзисторах p-типа, из двух тактовых шин, шины питания и шины нулевого потенциала, причем в каждой ячейке затвор коммутирующего МДП-транзистора p-типа первого инвертора является входом в ячейку, а в первой ячейке двухтактного динамического регистра сдвига является, одновременно, первым информационным входом двухтактного динамического регистра сдвига при считывании информации слева направо, сток этого МДП-транзистора p-типа соединен с истоком ключевого и стоком нагрузочного МДП-транзисторов p-типа первого инвертора, истоки коммутирующих МДП-транзисторов p-типа первого и второго инверторов соединены с шиной нулевого потенциала, истоки нагрузочных МДП-транзисторов p-типа первого и второго инверторов соединены с шиной питания, объединенные затворы ключевого и нагрузочного МДП-транзисторов p-типа в первом инверторе соединены с первой тактовой шиной, а во втором инверторе соединены со второй тактовой шиной, сток ключевого МДП-транзистора p-типа первого инвертора соединен с затвором коммутирующего МДП-транзистора p-типа второго инвертора, сток которого соединен с истоком ключевого и стоком нагрузочного МДП-транзисторов p-типа второго инвертора, сток ключевого МДП-транзистора p-типа второго инвертора является первым выходом ячейки, а в последней ячейке двухтактного динамического регистра сдвига является также и первым информационным выходом двухтактного динамического регистра сдвига при считывании информации слева направо.

Этот двухтактный динамический регистр сдвига, принятый за прототип, содержит меньшее количество шин и МДП-транзисторов по сравнению с известными аналогами.

Однако он обладает существенными недостатками, а именно сдвигает информацию только в одном направлении и паразитные емкости его тактовых шин существенно влияют на работу двухтактного динамического регистра сдвига.

Техническим результатом изобретения является:

- расширение функциональных возможностей за счет обеспечения реверсивности сдвига информации внутри двухтактного динамического регистра сдвига,

- минимизация занимаемой площади кристалла ИС,

- расширение области применения за счет возможности двунаправленной передачи информации и стабильной работы двухтактного динамического регистра сдвига в условиях существенных паразитных емкостей тактовых шин.

Технический результат изобретения достигается тем, что в двухтактном динамическом регистре сдвига, который содержит ячейки, состоящие из двух инверторов, каждый из которых собран на нагрузочном, коммутирующем и ключевом МДП-транзисторах p-типа, из двух тактовых шин, шины питания и шины нулевого потенциала, причем в каждой ячейке затвор коммутирующего МДП-транзистора p-типа первого инвертора является входом в ячейку, в первой ячейке двухтактного динамического регистра сдвига является, одновременно, первым информационным входом двухтактного динамического регистра сдвига при считывании информации слева направо, сток этого МДП-транзистора p-типа соединен с истоком ключевого и стоком нагрузочного МДП-транзисторов p-типа первого инвертора, истоки коммутирующих МДП-транзисторов p-типа первого и второго инверторов соединены с шиной нулевого потенциала, истоки нагрузочных МДП-транзисторов p-типа первого и второго инверторов соединены с шиной питания, объединенные затворы ключевого и нагрузочного МДП-транзисторов p-типа в первом инверторе соединены с первый тактовой шиной, а во втором инверторе соединены со второй тактовой шиной, сток ключевого МДП-транзистора p-типа первого инвертора соединен с затвором коммутирующего МДП-транзистора p-типа второго инвертора, сток которого соединен с истоком ключевого и стоком нагрузочного МДП-транзисторов p-типа второго инвертора, сток ключевого МДП-транзистора p-типа второго инвертора является первым выходом ячейки, а в последней ячейке двухтактного динамического регистра сдвига является также и первым информационным выходом двухтактного динамического регистра сдвига при считывании информации слева направо, в каждую ячейку введены дополнительный и дополнительный нагрузочный МДП-транзисторы p-типа и третья тактовая шина, причем исток дополнительного нагрузочного МДП-транзистора p-типа соединен с шиной питания, его сток соединен с истоком ключевого и стоками нагрузочного и коммутирующего МДП-транзисторов p-типа второго инвертора и с истоком дополнительного МДП-транзистора p-типа, сток которого является вторым выходом ячейки, а в первой ячейке двухтактного динамического регистра сдвига является, одновременно, и вторым информационным выходом двухтактного динамического регистра сдвига при считывании информации справа налево, затворы дополнительного и дополнительного нагрузочного МДП-транзисторов p-типа соединены с третьей тактовой шиной, вход последней ячейки двухтактного динамического регистра сдвига является, одновременно, вторым информационным входом двухтактного динамического регистра сдвига при считывании информации справа налево.

Предлагаемый двухтактный динамический регистр сдвига за счет введения в каждую его ячейку дополнительных МДП-транзисторов p-типа, третьей тактовой шины и дополнительных связей обеспечивает возможность сдвига информации внутри двухтактного динамического регистра сдвига в прямом и обратном направлении (слева направо и справа налево), возможность минимизации размера ячейки, а также расширение области применения за счет возможности двухсторонней передачи информации и стабильной работы двухтактного динамического регистра сдвига в условиях существенных паразитных емкостей тактовых шин.

Сущность изобретения поясняется нижеследующим описанием и прилагаемыми фигурами.

На фиг. 1 приведена функциональная схема двухтактного динамического регистра сдвига на МДП-транзисторах p-типа. На фиг. 2 приведены временные диаграммы работы двухтактного динамического регистра сдвига на МДП-транзисторах p-типа при выполнении операции сдвига информации слева направо и справа налево.

На фиг. 1 приведена функциональная схема двухтактного динамического регистра сдвига, где 1 - ячейка, 2 - нагрузочный МДП-транзистор p-типа первого инвертора; 3 - коммутирующий МДП-тразистор p-типа первого инвертора, 4 - ключевой МДП-транзистор p-типа первого инвертора, 5 - дополнительный МДП-транзистор p-типа, 6 - дополнительный нагрузочный МДП-транзистор p-типа, 7 - коммутирующий МДП-тразистор p-типа второго инвертора, 8 - нагрузочный МДП-транзистор p-типа второго инвертора, 9 - ключевой МДП-транзистор p-типа второго инвертора, 10 - вход ячейки, 11 - первый выход ячейки, 12 - второй выход ячейки, 13 - первый информационный вход двухтактного динамического регистра сдвига, 14 - второй информационный вход двухтактного динамического регистра сдвига, 15 - первый информационный выход двухтактного динамического регистра сдвига, 16 - второй информационный выход двухтактного динамического регистра сдвига, 17 - первая тактовая шина, 18 - вторая тактовая шина, 19 - третья тактовая шина, 20 - шина питания, 21 - шина нулевого потенциала, C1, С2 - паразитные емкости.

Двухтактный динамический регистр сдвига организован следующим образом (фиг. 1). В каждой ячейке 1 затвор коммутирующего МДП-транзистора p-типа 3 первого инвертора является входом 10 ячейки. В первой ячейке двухтактного динамического регистра сдвига затвор коммутирующего МДП-транзистора p-типа 3 первого инвертора является, одновременно, и первым информационным входом двухтактного динамического регистра сдвига 13 при выполнении операции сдвига информации слева направо. В последней ячейке двухтактного динамического регистра сдвига затвор коммутирующего МДП-транзистора p-типа 3 первого инвертора является, одновременно, вторым информационным входом 14 двухтактного динамического регистра сдвига при выполнении операции сдвига информации справа налево. Исток коммутирующего МДП-транзистора p-типа 3 первого инвертора соединен с шиной нулевого потенциала 21, его сток объединен с истоком ключевого МДП-транзистора p-типа 4 первого инвертора и со стоком нагрузочного МДП-транзистора p-типа 2 первого инвертора, исток нагрузочного МДП-транзистора p-типа 2 соединен с шиной питания 20. Объединенные затворы нагрузочного 2 и ключевого 4 МДП-транзисторов p-типа первого инвертора соединены с первой тактовой шиной 17. Сток ключевого МДП-транзистора p-типа 4 первого инвертора соединен с затвором коммутирующего МДП-транзистора p-типа 7 второго инвертора, исток которого соединен с шиной нулевого потенциала 21. Сток коммутирующего МДП-транзистора p-типа 7 второго инвертора соединен с истоками ключевого МДП-транзистора p-типа 9 второго инвертора и дополнительного МДП-транзистора p-типа 5 и со стоками нагрузочного МДП-транзистора p-типа 8 второго инвертора и дополнительного нагрузочного МДП-транзистора p-типа 6. Истоки дополнительного нагрузочного МДП-транзистора p-типа 6 и нарузочного МДП-транзистора p-типа 8 второго инвертора соединены с шиной питания 20. Объединенные затворы нагрузочного 8 и ключевого 9 МДП-транзисторов p-типа второго инвертора соединены со второй тактовой шиной 18. Сток ключевого МДП-транзистора p-типа 9 второго инвертора соединен с затвором коммутирующего МДП-транзистора p-типа 3 первого инвертора следующей ячейки и является первым выходом 11 ячейки, а в последней ячейке сдвигового регистра является, одновременно, и первым информационным выходом двухтактного динамического регистра сдвига 15 при выполнении операции сдвига информации слева направо. Объединенные затворы дополнительного 5 и дополнительного нагрузочного 6 МДП-транзисторов p-типа соединены с третьей тактовой шиной 19. Сток дополнительного МДП-транзистора p-типа 5 является вторым выходом 12 ячейки, а в первой ячейке двухтактного динамического регистра сдвига является, одновременно, вторым информационным выходом двухтактного динамического регистра сдвига 16 при выполнении операции сдвига информации справа налево. C1, С2 - паразитные емкости, входящие в емкости затворов коммутирующих МДП-транзисторов p-типа первого инвертора 3 и второго инвертора 7 соответственно.

На фиг. 2а приведена временная диаграмма работы двухтактного динамического регистра сдвига на МДП-транзисторах p-типа при выполнении операции сдвига информации слева направо, где

22 - сигнал на первом информационном входе 13 двухтактного динамического регистра сдвига,

23, 24 - сигналы на первой 17 и второй 18 тактовых шинах соответственно,

25, 26, 27 - сигналы на выходах 11 первой, второй и последней ячейки двухтактного динамического регистра сдвига соответственно.

На фиг. 2б приведена временная диаграмма работы двухтактного динамического регистра сдвига на МДП-транзисторах p-типа при выполнении операции сдвига информации справа налево, где

28 - сигнал на втором информационном входе 14 двухтактного динамического регистра сдвига,

29, 30 - сигналы на первой 17 и третьей 19 тактовых шинах соответственно;

31 - сигнал на выходе 12 первой от начала двухтактного динамического регистра сдвига ячейки,

32 и 33 - сигналы на выходах 12 предпоследней и последней ячеек двухтактного динамического регистра сдвига соответственно.

Рассмотрим работу двухтактного динамического регистра сдвига.

Двухтактный динамический регистр сдвига (фиг. 1) работает следующим образом при выполнении операции сдвига информации в виде логической единицы «1» или логического нуля «0» вправо (считывание информации слева направо, фиг. 2а).

Если на первом информационном входе 13 двухтактного динамического регистра сдвига и, соответственно, на входе 10 первой ячейки 1 двухтактного динамического регистра сдвига входной сигнал 22 соответствует уровню логического «0», то коммутирующий МДП-транзистор p-типа 3 первого инвертора первой ячейки двухтактного динамического регистра сдвига окажется закрытым. При поступлении первого тактового импульса сигнала 23, который приходит по первой тактовой шине 17, откроются нагрузочный 2 и ключевой 4 МДП-трнзисторы p-типа первого инвертора первой и всех последующих ячеек. Емкость затвора коммутирующего МДП-транзистора p-типа 7 второго инвертора, включающая в себя и паразитную емкость С2, зарядится через эти открытые МДП-транзисторы, что обеспечит открывание коммутирующего МДП-транзистора p-типа 7 второго инвертора. С приходом первого тактового импульса сигнала 24, который приходит по второй тактовой шине 18, емкость затвора коммутирующего МДП-транзистора p-типа 3 первого инвертора второй ячейки двухтактного динамического регистра сдвига, включающая в себя и паразитную емкость C1 этой ячейки, полностью разряжается через открытый коммутирующий МДП-транзистор p-типа 7 второго инвертора первой ячейки и на выходе 11 первой ячейки и, соответственно, на входе последующей ячейки будет логический «0». Истоки коммутирующих МДП-транзисторов p-типа первого инвертора 3 и второго инверторов 7 соединены с шиной нулевого потенциала 21. Истоки нагрузочных МДП-транзисторов p-типа первого инвертора 2 и второго инвертора 8 соединены с шиной питания 20.

В результате за время двух тактовых импульсов сигналов 23 и 24 входной сигнал 22, соответствующий уровню логического «0», с входа 10 первой ячейки будет переписан на вход 10 последующей, второй, ячейки двухтактного динамического регистра сдвига. Так как тактовые импульсы поступают на все ячейки одновременно, то и сдвиг информации идет во всех ячейках одновременно.

Если на первый информационный вход двухтактного динамического регистра сдвига 13 поступает сигнал 22, уровень которого соответствует логической единице «1», то емкость затвора коммутирующего МДП-транзистора p-типа 3 первого инвертора, включающая в себя и паразитную емкость C1 первой ячейки, заряжается и открывает коммутирующий МДП-транзистор p-типа 3. При поступлении первого тактового импульса сигнала 23, который приходит по первой тактовой шине 17, открываются нагрузочный 2 и ключевой 4 МДП-транзисторы p-типа первого инвертора и емкость затвора коммутирующего МДП-транзистора p-типа 7 второго инвертора, включающая в себя и паразитную емкость С2, разрядится через открытый коммутирующий МДП-транзистор p-типа 3 первого инвертора. По окончании импульса 23 на емкости затвора коммутирующего МДП-транзистора p-типа 7 второго инвертора сохранится заряд, соответствующий логическому «0», в результате чего коммутирующий МДП-транзистор p-типа 7 второго инвертора будет закрыт. С приходом первого тактового импульса сигнала 24, который приходит по второй тактовой шине 18, откроются МДП-транзисторы p-типа второго инвертора 8 и 9, поэтому будет образована цепь заряда емкости затвора коммутирующего МДП-транзистора p-типа 3 первого инвертора следующей ячейки и на выходе 11 первой ячейки сформируется сигнал, соответствующий «1» (фиг. 2а, 25). Таким образом, за два тактовых импульса сигналов 23 и 24 входной сигнал 22, соответствующий логической «1» и поданный на вход 10 первой ячейки, окажется переписанным на вход 10 следующей ячейки двухтактного динамического регистра сдвига (сигнал 25), т.е. осуществится перенос информации вправо. Сигнал 26 на выходе второй ячейки двухтактного динамического регистра сдвига начнется с приходом второго импульса тактового сигнала 24 и закончится с приходом третьего импульса сигнала 24. Таким образом, сигнал 22 с входа 13 двухтактного динамического регистра сдвига достигнет выхода 11 последней ячейки и, одновременно, первого информационного выхода 15 двухтактного динамического регистра сдвига, двигаясь слева направо. На выходе 15, например тридцать второй ячейки, импульс сигнала 27 начнется с началом тридцать второго импульсом сигнала 24 и закончится с началом тридцать третьего импульса сигнала 24.

При операции сдвига информации влево двухтактный динамический регистр сдвига на МДП-транзисторах p-типа (фиг. 1.) работает аналогично операции сдвига сигнала вправо. Временная диаграмма операции сдвига влево приведена на фиг. 2б.

Если на втором информационном входе двухтактного динамического регистра сдвига 14 и, соответственно, на входе 10 последней ячейки 1 двухтактного динамического регистра сдвига входной сигнал 28 соответствует уровню логического «0», то коммутирующий МДП-транзистор p-типа 3 первого инвертора последней ячейки двухтактного динамического регистра сдвига окажется закрытым. С приходом первого тактового импульса сигнала 29 по первой тактовой шине 17 открываются нагрузочный 2 и ключевой 4 МДП-трнзисторы p-типа первого инвертора последней и всех предыдущих ячеек. Емкость затвора коммутирующего МДП-транзистора p-типа 7 второго инвертора, включающая в себя и паразитную емкость С2, зарядится через эти открытые МДП-транзисторы p-типа, что обеспечит открывание коммутирующего МДП-транзистора p-типа 7 второго инвертора последней ячейки двухтактного динамического регистра сдвига. С приходом первого тактового импульса сигнала 30, который приходит по третьей тактовой шине 19, емкость затвора коммутирующего МДП-транзистора p-типа 3 первого инвертора, включающая в себя и паразитную емкость C1, последней ячейки двухтактного динамического регистра сдвига полностью разряжается через открытые коммутирующий МДП-транзистор p-типа 7 второго инвертора и дополнительный МДП-транзистор p-типа 5 последней ячейки. Истоки коммутирующих МДП-транзисторов p-типа первого инвертора 3 и второго инверторов 7 соединены с шиной нулевого потенциала 21. Истоки нагрузочных МДП-транзисторов p-типа первого инвертора 2, второго инвертора 8 и дополнительного нагрузочного 6 соединены с шиной питания 20.

В результате за время двух тактовых импульсов сигналов 29 и 30 сигнал 28, соответствующий уровню логического «0», с входа 10 последней ячейки попадет на второй выход 12 ячейки последней ячейки и, одновременно, будет переписан на вход предыдущей, второй от конца ячейки двухтактного динамического регистра сдвига (сигнал 33). Сигнал 32 на выходе предпоследней ячейки двухтактного динамического регистра сдвига переписывается аналогичным образом и начнется с приходом второго импульса сигнала 30 и закончится с приходом третьего импульса сигнала 30. Так как тактовые импульсы поступают на все ячейки одновременно, то и сдвиг информации идет во всех ячейках одновременно.

Если на второй информационный вход двухтактного динамического регистра сдвига 14 поступает сигнал 28, соответствующий логической единице «1», то емкость затвора коммутирующего МДП-транзистора p-типа 3 первого инвертора, включающая в себя и паразитную емкость C1 последней ячейки, заряжается и открывает коммутирующий МДП-транзистор p-типа 3 последней ячейки. При поступлении первого тактового импульса сигнала 29, который приходит по первой тактовой шине 17, открываются нагрузочный 2 и ключевой 4 МДП-транзисторы p-типа первого инвертора последней ячейки, и емкость затвора коммутирующего МДП-транзистора p-типа 7 второго каскада, включающая в себя и паразитную емкость С2 последней ячейки, разряжается через открытый коммутирующий МДП-транзистор p-типа 3 первого инвертора последней ячейки. По окончании импульса сигнала 29 на емкости затвора коммутирующего МДП транзистора p-типа 3 первого каскада, включающей в себя и паразитную емкость C1 последней ячейки, сохранится заряд, соответствующий логическому «0», в результате чего коммутирующий МДП-транзистор p-типа 7 второго инвертора будет закрыт. С приходом первого тактового импульса сигнала 30, который приходит по третьей тактовой шине 19, откроются дополнительный 5 и дополнительный нагрузочный 6 МДП-транзисторы p-типа, поэтому будет образована цепь заряда емкости затвора коммутирующего МДП-транзистора p-типа 3 первого инвертора, включающей в себя и паразитную емкость C1 следующей по ходу сигнала ячейки. Таким образом, за два тактовых импульса сигналов 29 и 30 входной сигнал 28, соответствующий логической «1» и поданный на вход 10 последней ячейки, окажется на втором выходе 12 последней ячейки двухтактного динамического регистра сдвига и, одновременно, на входе 10 второй от конца двухтактного динамического регистра сдвига ячейки (фиг. 2б, 33). Сигнал 33, попадая на вход 10 предпоследней ячейки двухтактного динамического регистра сдвига и пройдя выше перечисленные операции, далее поступает на выход 12 этой ячейки (фиг. 2б, 32). Таким образом, на втором информационном выходе 16, например двухтактного динамического регистра сдвига из тридцати двух ячеек 1, импульс сигнала 31 начнется с началом тридцать второго импульсом сигнала 30 и закончится с началом тридцать третьего импульса сигнала 30.

Двухтактный динамический регистр сдвига, содержащий ячейки, которые состоят из двух инверторов, каждый из которых собран на нагрузочном, коммутирующем и ключевом МДП-транзисторах p-типа, из двух тактовых шин, шины питания и шины нулевого потенциала, причем в каждой ячейке затвор коммутирующего МДП-транзистора p-типа первого инвертора является входом в ячейку, в первой ячейке двухтактного динамического регистра сдвига является, одновременно, первым информационным входом двухтактного динамического регистра сдвига при считывании информации слева направо, сток этого МДП-транзистора p-типа соединен с истоком ключевого и стоком нагрузочного МДП-транзисторов p-типа первого инвертора, истоки коммутирующих МДП-транзисторов p-типа первого и второго инверторов соединены с шиной нулевого потенциала, истоки нагрузочных МДП-транзисторов p-типа первого и второго инверторов соединены с шиной питания, объединенные затворы ключевого и нагрузочного МДП-транзисторов p-типа в первом инверторе соединены с первый тактовой шиной, а во втором инверторе соединены со второй тактовой шиной, сток ключевого МДП-транзистора p-типа первого инвертора соединен с затвором коммутирующего МДП-транзистора p-типа второго инвертора, сток которого соединен с истоком ключевого и стоком нагрузочного МДП-транзисторов p-типа второго инвертора, сток ключевого МДП-транзистора p-типа второго инвертора является выходом ячейки, а в последней ячейке двухтактного динамического регистра сдвига является также и первым информационным выходом двухтактного динамического регистра сдвига при считывании информации слева направо, отличающийся тем, что в каждую ячейку введены дополнительный и дополнительный нагрузочный МДП-транзисторы p-типа и третья тактовая шина, причем исток дополнительного нагрузочного МДП-транзистора p-типа соединен с шиной питания, его сток соединен с истоком ключевого и стоками нагрузочного и коммутирующего МДП-транзисторов p-типа второго инвертора и с истоком дополнительного МДП-транзистора p-типа, сток которого является вторым выходом ячейки, а в первой ячейке двухтактного динамического регистра сдвига является, одновременно, и вторым информационным выходом двухтактного динамического регистра сдвига при считывании информации справа налево, затворы дополнительного и дополнительного нагрузочного МДП-транзисторов p-типа соединены с третьей тактовой шиной, вход последней ячейки двухтактного динамического регистра сдвига является, одновременно, и вторым информационным входом двухтактного динамического регистра сдвига при считывании информации справа налево.



 

Похожие патенты:

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении возможности переключать порядок сканирования линии сигналов сканирования при предотвращении увеличения поверхности схемы, потребления тока и недостаточного заряда пиксельной емкости.

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности в фотоприемниках на микроболометрах.

Группа изобретений относится к оптоэлектронике и микроэлектронике и может быть использована для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах.

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах.

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства.

Изобретение относится к вычислительной технике. Технический результат заключается в подавлении шумов каждого вывода разряда без увеличения размера схемы.

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ). .
Наверх