Логический преобразователь



Логический преобразователь
Логический преобразователь

 


Владельцы патента RU 2559708:

федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" (RU)

Изобретение предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит одиннадцать мажоритарных элементов, пять информационных входов и три настроечных входа. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2440601, кл. G06F 7/57, 2012 г.), который содержит мажоритарные элементы и с помощью трех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно 5×ΔtM, где ΔtM - время задержки мажоритарного элемента.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит семнадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го ( i = 1, 4 ¯ ) и j-го ( j = 6, 7 ¯ ) мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+2)-го мажоритарных элементов, выходы одиннадцатого и k-го ( k = 8, 10 ¯ ) мажоритарных элементов подключены соответственно к третьим входам восьмого и (13-k)-го мажоритарных элементов, объединенные вторые, объединенные третьи входы первого, седьмого, одиннадцатого мажоритарных элементов, объединенные первый вход одиннадцатого, третьи входы второго, девятого мажоритарных элементов, объединенные вторые, объединенные третьи входы шестого, десятого мажоритарных элементов соединены соответственно с первым, вторым, третьим, четвертым, пятым информационными входами логического преобразователя, объединенные первые входы третьего, шестого, седьмого, девятого мажоритарных элементов и объединенные первые входы первого, второго, четвертого, восьмого, десятого мажоритарных элементов подключены соответственно к первому и второму настроечным входам логического преобразователя, третий настроечный вход и выход которого соединены соответственно с первым входом и выходом пятого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 111, которые имеют по три входа, причем выходы элементов 1i ( i = 1, 4 ¯ ) и 1j ( j = 6, 7 ¯ ) соединены соответственно с вторыми входами элементов 1i+1 и 1j+2, выходы элементов 111 и 1k ( k = 8, 10 ¯ ) подключены соответственно к третьим входам элементов 18 и 113-k, объединенные вторые, объединенные третьи входы элементов 11, 17, 111, объединенные первый вход элемента 111, третьи входы элементов 12, 19, объединенные вторые, объединенные третьи входы элементов 16, 110 соединены соответственно с первым, вторым, третьим, четвертым, пятым информационными входами логического преобразователя, а объединенные первые входы элементов 13, 16, 17, 19 и объединенные первые входы элементов 11, 12, 14, 18, 110 подключены соответственно к первому и второму настроечным входам логического преобразователя, третий настроечный вход и выход которого соединены соответственно с первым входом и выходом элемента

15.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы константной настройки f1, f2, f3 ∈ {0, 1}. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x1, …, x5 ∈ {0, 1}. На выходе мажоритарного элемента 1h ( h = 1, 11 ¯ ) имеем maj(a h1, a h2, a h3)=a h1 a h2a h1 a h3a h2 a h3, где a h1, a h2, a h3 и ∨, есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 15 определяется выражением

в котором. Таким образом, на выходе предлагаемого логического преобразователя получим

где τ1, …, τ5 есть простые симметричные булевы функции пяти аргументов x1, …, x5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.). При этом указанный преобразователь содержит одиннадцать мажоритарных элементов, а максимальное время задержки распространения сигнала в нем равно 5×ΔtМ, где ΔtМ - время задержки мажоритарного элемента.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью трех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что выходы i-го ( i = 1, 4 ¯ ) и j-го ( j = 6, 7 ¯ ) мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+2)-го мажоритарных элементов, выходы одиннадцатого и k-го ( k = 8, 10 ¯ ) мажоритарных элементов подключены соответственно к третьим входам восьмого и (13-k)-го мажоритарных элементов, объединенные вторые, объединенные третьи входы первого, седьмого, одиннадцатого мажоритарных элементов, объединенные первый вход одиннадцатого, третьи входы второго, девятого мажоритарных элементов, объединенные вторые, объединенные третьи входы шестого, десятого мажоритарных элементов соединены соответственно с первым, вторым, третьим, четвертым, пятым информационными входами логического преобразователя, а объединенные первые входы третьего, шестого, седьмого, девятого мажоритарных элементов и объединенные первые входы первого, второго, четвертого, восьмого, десятого мажоритарных элементов подключены соответственно к первому и второму настроечным входам логического преобразователя, третий настроечный вход и выход которого соединены соответственно с первым входом и выходом пятого мажоритарного элемента.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение предназначено для реализации любой из трех простых симметричных булевых функций, зависящих от трех аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Устройство предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение предназначено для реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n≠1 есть любое нечетное натуральное число, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники и автоматики. Техническим результатом является повышение быстродействия мажоритарного элемента.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может использоваться для повышения надежности вычислительных и управляющих систем. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к железнодорожной автоматике и телемеханике, а именно к устройствам управления железнодорожной автоматики, и может быть использовано в различных системах электрической централизации, в том числе, в управляющем вычислительном комплексе системы микропроцессорной централизации стрелок и сигналов, предназначенных для малых, средних и крупных железнодорожных станций.

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих многооперандных параллельно-конвейерных сумматоров для обработки массивов целых положительных чисел.

Изобретение относится к вычислительной технике и может быть использовано для построения надежных, портативных, многоразрядных, быстродействующих сумматоров, построенных по схеме «Манчестерская цепь переноса» (Manchester Carry Chain).

Группа изобретений относится к области цифровой вычислительной техники и может быть использована для выполнения вычислительных операций. Техническим результатом является повышение быстродействия.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат и повышение быстродействия.

Изобретение относится к средствам оценки данных поверхности земли. Технический результат заключается в повышении точности модели географической области.

Изобретение относится к вычислительной технике, предназначено для суммирования двоичных чисел и может быть использовано в системах передачи и обработки информации для цифровой обработки сигналов, при решении комбинаторных задач.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к области объединения источников информации, касающихся индивидуумов и коммерческих организаций, к которым индивидуумы принадлежат или принадлежали.

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов.

Изобретение относится к области вычислительной техники и связи. Техническим результатом является сокращение электрической мощности, требуемой для передачи информации. Способ передачи информации характеризуется тем, что в передающем пункте принимают от источника информацию, формируют при поступлении сигнала начала сеанса контрольную информацию, увеличивая на единицу каждый раз с поступлением тактового импульса. Производят сравнение контрольной информации с информацией, поступившей от источника информации. Формирование контрольной информации прекращают при ее совпадении с информацией, поступившей от источника, и передают сигнал генерации в канал связи. После этого в передающем пункте производят обнуление контрольной информации. В приемном пункте формируют при поступлении сигнала начала сеанса контрольную информацию, увеличивая на единицу каждый раз с поступлением тактового импульса, и прекращают ее формирование при поступлении из канала связи сигнала генерации. Запоминают сформированную ко времени поступления из канала связи сигнала генерации контрольную информацию и маркируют ее как информацию, поступившую от источника, и передают эту информацию в приемник. После этого в приемном пункте производят обнуление контрольной информации. 10 з.п. ф-лы, 6 ил.
Наверх