Выходной каскад для кмоп микросхем с устройством защиты от электростатических разрядов


 


Владельцы патента RU 2560822:

Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский университет "МИЭТ" (МИЭТ) (RU)

Изобретение относится к полупроводниковой промышленности, в частности к интегральным микросхемам, и может быть использовано для защиты выходов высокочастотных металлооксидных полупроводниковых (МОП) микросхем от электростатических разрядов. Техническим результатом является повышение быстродействия выходного каскада. Выходной каскад с устройством защиты от электростатических разрядов (ЭСР) дополнительно содержит два логических элемента ИЛИ-НЕ и И-НЕ, два выходных транзистора, два управляющих транзистора, причем один из них управляющий n-канальный транзистор истоком подключен к выходной шине, затвором - к шине земли, а стоком - к затвору выходного p-канального транзистора, в свою очередь, другой управляющий p-канальный транзистор истоком подключен к выходной шине, затвором - к шине питания, а стоком - к затвору выходного n-канального транзистора, а также затвор ключевого n-канального транзистора соединен с входом логического элемента И-НЕ, а затвор ключевого p-канального транзистора соединен с входом логического элемента ИЛИ-НЕ. 1 ил.

 

Предлагаемое изобретение относится к полупроводниковой промышленности, в частности к интегральным микросхемам, и может быть использовано преимущественно для защиты выходов высокочастотных металлооксидных полупроводниковых (МОП) микросхем от электростатических разрядов (ЭСР).

Известно устройство защиты входов интегральных микросхем от перенапряжения, состоящее из двух каскадов[1]. Первый каскад содержит две шунтирующие цепи для различных величин входного напряжения и дополнительный резистор с большим сопротивлением. Второй каскад содержит шунтирующую цепь в виде мелалл-диэлектрик-полупроводник (МДП) с толстым окислом и дополнительный резистор с большим сопротивлением.

Недостатком данного устройства является то, что оно имеет на входе резисторы большого номинала, функциональные возможности устройства ограничены областью применения для микросхем низкого быстродействия.

Известно устройство защиты входов интегральных микросхем от перенапряжения, включающее резистор, соединенный с двумя последовательно соединенными диодами, один из которых соединен с общей шиной питания, а второй - с общей шиной, а свободный конец резистора соединен с входной шиной [2].

Устройство может применяться для быстродействующих микросхем. Однако данная микросхема обладает инерционностью, в результате чего при попадании на вход интегральной микросхемы высокого потенциала статического электричества вероятность пробоя подзатворного окисла резко увеличивается.

Наиболее близким по технической сущности и достигаемому эффекту является устройство защиты выводов интегральных схем со структурой МДП от электростатических разрядов, содержащее два ключевых транзистора, которые обеспечивают протекание разрядного тока большой величины, два управляющих транзистора, которые, в свою очередь, обеспечивают разделение тока на две равновеликие (одинаковые) составляющие, а также два нагрузочных резистора [3].

Однако основным недостатком известного из уровня техники решения по отношению к заявленному изобретению является то, что паразитная емкость больших ключевых транзисторов в устройстве защиты складывается с емкостью выходных транзисторов и ухудшает быстродействие выходного каскада.

Задачей изобретения является уменьшение электрической емкости и площади на кристалле выходного каскада для КМОП микросхем с устройством защиты от электростатических разрядов за счет уменьшения площади его функциональных элементов при сохранении качественных характеристик.

Выходной каскад для КМОП микросхем с устройством защиты от электростатических разрядов, содержащий выходной p-канальный транзистор и выходной n-канальный транзистор, стоками подключенные к выходной шине, логические элементы ИЛИ-НЕ и И-НЕ, управляющие напряжениями на затворах выходных транзисторов, ключевой p-канальный транзистор и ключевой n-канальный транзистор, которые обеспечивают протекание разрядного тока большой величины, два управляющих симметричных p-канальных транзистора, два управляющих симметричных n-канальных транзистора, которые, в свою очередь, обеспечивают разделение тока на четыре равновеликие (одинаковые) составляющие, а также нагрузочные резисторы.

Логические элементы ИЛИ-НЕ и И-НЕ обеспечивают включение выходных транзисторов одновременно с ключевыми транзисторами устройства защиты при воздействии электростатического разряда любой полярности (положительной, отрицательной) на выход микросхемы.

Одновременное включение ключевых и выходных транзисторов ведет к уменьшению вдвое сопротивления в цепи разрядного тока и дает возможность использовать в устройстве защиты менее мощные ключевые транзисторы и, соответственно, уменьшить его массогабаритные характеристики в целом.

Сущность изобретения поясняется Фиг. 1, где представлена функциональная схема и введены следующие обозначения:

1 - Выходной p-канальный транзистор

2 - Выходной n-канальный транзистор

3 - Выходная шина

4 - Логический элемент ИЛИ-НЕ

5 - Логический элемент И-НЕ

6 - Ключевой p-канальный транзистор

7 - Ключевой n-канальный транзистор

8 - Первый управляющий p-канальный транзистор

9 - Второй управляющий p-канальный транзистор

10 - Первый управляющий n-канальный транзистор

11 - Второй управляющий n-канальный транзистор

12 - Первый нагрузочный резистор

13 - Второй нагрузочный резистор

14 - Шина питания

15 - Шина земли

16 - Входная шина

Предлагаемый выходной каскад включает устройство защиты, содержащий выходной p-канальный транзистор 1 и выходной n-канальный транзистор 2, стоками подключенные к выходной шине 3, логические элементы ИЛИ-НЕ 4 и И-НЕ 5, управляющие напряжениями на затворах выходных транзисторов, а также устройство защиты от электростатических разрядов, содержащее ключевой p-канальный транзистор 6 и ключевой n-канальный транзистор 7, которые обеспечивают протекание разрядного тока большой величины, два управляющих симметричных p-канальных транзистора 8 и 9, два управляющих симметричных n-канальных транзистора 10 и 11, которые, в свою очередь, обеспечивают разделение тока на четыре равновеликие (одинаковые) составляющие, а также нагрузочные резисторы 12 и 13, функционально служащие нагрузками ключевому транзистору 10 и ключевому транзистору 9 соответственно. Истоки ключевого транзистора 6 и ключевого транзистора 7 соединены между собой и с выходной шиной 3 (функционально являющейся и общей шиной), а их стоки соединены с шиной питания 14 и шиной земли 3 соответственно. Затвор ключевого транзистора 6, сток управляющего транзистора 10 и вход логического элемента И-НЕ 5 через нагрузочный резистор 12 подключены к шине питания 14, а затвор ключевого транзистора 7, исток управляющего транзистора 8 и вход логического элемента ИЛИ-НЕ 4 через нагрузочный резистор 13 подключены к шине земли 3. При этом затвор управляющего транзистора 10 соединен с шиной земли 15, а его исток - с выходной шиной 3, а затвор управляющего транзистора 8 соединен с шиной питания 14, а его сток - с упомянутой выходной шиной 3. Стоки выходных транзисторов 1 и 2 соединены между собой и с выходной шиной 3, а их истоки соединены с шиной питания 14 и шиной земли 3 соответственно, затвор транзистора 1 и сток транзистора 11 соединены и подключены к выходу логического элемента ИЛИ-НЕ 4, а затвор транзистора 2 и сток транзистора 9 соединены и подключены к выходу логического элемента И-НЕ 5, при этом истоки транзисторов 11 и 9 подключены к выходной шине 3, а их затворы к шине земли 15 и шине питания 14 соответственно. Входы логических элементов ИЛИ-НЕ 4 и И-НЕ 5 соединены между собой и с входной шиной 16.

Выходной каскад для КМОП микросхем с устройством защиты от электростатических разрядов работает следующим образом.

Основная функция устройства защиты состоит в ограничении напряжения на затворах выходных МОП элементов путем переключения разрядного тока из выходной цепи в шины питания и земли. При нормальном режиме работы (при рабочем напряжении) информационный сигнал проходит от входной шины на входы логических элементов ИЛИ-НЕ и И-НЕ, при этом устройство защиты не работает, а логические элементы ИЛИ-НЕ и И-НЕ функционируют как инверторы входного логического сигнала. При возникновении на выходе электростатического разряда положительной полярности втекающий ток открывает p-канальные управляющие транзисторы 8 и 9. На выходе элемента ИЛИ-НЕ и на затворе p-канального выходного транзистора 1 устанавливается низкий логический уровень, а на выходе элемента И-НЕ и на затворе n-канального выходного транзистора - высокий. Выходные транзисторы 1 и 2 и ключевые транзисторы 6 и 7 открыты. При возникновении электростатического разряда отрицательной полярности вытекающий ток открывает n-канальные управляющие транзисторы 10 и 11. На выходе элемента И-НЕ и на затворе n-канального выходного транзистора 2 устанавливается низкий логический уровень, а на выходе элемента ИЛИ-НЕ и на затворе p-канального выходного транзистора - высокий. Выходные транзисторы 1 и 2 и ключевые транзисторы 6 и 7 открыты. Таким образом, при возникновении ЭСР любой полярности на выходной шине 3 происходит разделение разрядного тока на четыре равновеликие составляющие (на одинаковые четыре плеча) и функционально обеспечивается протекание разрядного тока по двум выходным транзисторам 1 и 2 и по двум ключевым транзисторам 6 и 7 одновременно, что ведет к уменьшению вдвое сопротивления в цепи разрядного тока и дает возможность использовать в устройстве защиты менее мощные ключевые транзисторы и, соответственно, уменьшить его массогабаритные характеристики в целом.

Изобретение планируется использовать в быстродействующих КМОП микросхемах для систем связи. Техническое решение позволяет уменьшить выходную емкость выхода микросхемы на 40% и площадь выходного формирователя на 25%. Количественные оценки показывают, что поставленная задача решена.

Источники информации

1. Патент Франции №2323232.

2. Патент Великобритании №1305391.

3. Патент РФ №2308146 - прототип.

Выходной каскад для КМОП микросхем с устройством защиты от электростатических разрядов, содержащий два ключевых транзистора, которые обеспечивают протекание разрядного тока большой величины, два управляющих транзистора n-канальных и p-канальных, два нагрузочных резистора, шину питания и шину земли, отличающийся тем, что дополнительно введены два логических элемента ИЛИ-НЕ и И-НЕ, два выходных транзистора, два управляющих транзистора, причем один из них управляющий n-канальный транзистор истоком подключен к выходной шине, затвором - к шине земли, а стоком - к затвору выходного p-канального транзистора, в свою очередь, другой управляющий p-канальный транзистор истоком подключен к выходной шине, затвором - к шине питания, а стоком - к затвору выходного n-канального транзистора, а также затвор ключевого n-канального транзистора соединен с входом логического элемента И-НЕ, а затвор ключевого p-канального транзистора соединен с входом логического элемента ИЛИ-НЕ.



 

Похожие патенты:

Изобретение относится к способу коммутации от работающего в диодном режиме биполярного транзистора с изолированным затвором (IGBT) (Т1) с обратной проводимостью на работающий в IGBT-режиме IGBT (Т2) с обратной проводимостью.

Изобретение относится к импульсной технике и может быть использовано в различных устройствах автоматики, в том числе в информационно-управляющих системах, в качестве силового транзисторного ключа с защитой от короткого замыкания.

Изобретение относится к области электроники и может быть использовано в системах управления ракетоносителя, в системах управления разгонным блоком для контроля прохождения команд в коммутационных системах.

Изобретение относится к области электронной техники и может быть использовано в источниках питания с защитой от перегрузки по току, преимущественно в системах управления космических аппаратов.

Предлагаемое изобретение относится к области электронной техники и может быть использовано в коммутируемых источниках питания с защитой от перегрузки по току. Достигаемый технический результат - уменьшение времени срабатывания защиты при перегрузке по току и защиты нагрузки от выходного напряжения при его значениях ниже допустимых.

Изобретение относится к области формирования выходных сигналов высокочастотных КМОП микросхем и защиты выходов от электростатических разрядов. Техническим результатом является повышение быстродействия формирователя импульсов.

Использование: в области электротехники. Технический результат - уменьшение энергопотребления.

Изобретение относится к вычислительной технике. Технический результат заключается в увеличении реактивного импеданса устройства защиты на высоких частотах.

Изобретение относится к области электронной техники и может быть использовано в источниках питания с защитой от перегрузки по току без использования датчика тока, преимущественно в системах управления космических аппаратов.

Изобретение относится к области электронной техники и может быть использовано в источниках питания с защитой от перегрузки по току без использования датчика тока, преимущественно в системах управления космических аппаратов.

Использование: в области электротехники. Технический результат - повышение точности коммутации в условиях изменения температуры при снижении массы и габаритов коммутатора. Коммутатор напряжения с защитой от перегрузки по току содержит элемент И, последовательно соединенные электронный коммутатор и блок нагрузки и дополнительно введенные генератор тока, терморезистор, задатчик тока, блок сравнения и блок определения фактического значения коммутируемого тока, включающий блок хранения заданных значений, сравнивающее устройство, блок умножения, сумматор и блок деления. 1 з.п. ф-лы, 2 ил.

Изобретение относится к области электронной техники. Техническим результатом является повышение надежности, снижение потерь и улучшение динамических показателей, таких как уровень перенапряжения и интервал переходного процесса, при деструктивных воздействиях и в момент подключения светодиодов. Это достигается тем, что в излучающем устройстве, подключаемом к источнику электрической энергии, содержащем преобразователь электрической энергии, включающий выпрямитель с емкостным фильтром, стабилизатор напряжения, блок защиты с параллельным силовым ключом и катушкой индуктивности, соединенные последовательно, и параллельно-последовательные цепочки излучающих элементов, новым является то, что силовой ключ с катушкой индуктивности подключены последовательно ко всем светоизлучающим элементам, а алгоритм управления обеспечивает защиту устройства от всех деструктивных воздействий. Алгоритм управления силовым ключом заключается в том, что на интервале включения ограничивается максимальный коэффициент заполнения импульсов на уровне 0,5, а после выхода на установившийся режим работы сигнал управления формируется методом широтно-импульсной модуляции. 7 ил.

Изобретение относится к области электротехники и может быть использовано в питающемся от сети электрическом двигателе электроинструмента. Техническим результатом является обеспечение двустороннего отсоединения от сети питающихся от нее электроинструментов и контроля эксплуатационной надежности выключателей. В каждом сетевом выводе (a, b) электродвигателя расположен выключатель (1, 3). Выключатели (1, 3) соединены с электронным блоком (4) управления посредством линий (20, 21) управления. Электронный блок (4) управления на соответствующем шаге управления приводит один из выключателей (1, 3) в проводящее состояние, запирая другой выключатель, регистрирует рабочий параметр электродвигателя (2), сравнивает его с заданным значением. При отклонении рабочего параметра от заданного значения электронный блок (4) управления распознает неисправность выключателей (1, 3). 10 з.п. ф-лы, 4 ил.

Изобретение относится к устройствам электронной коммутации, а именно схемному устройству для переключения тока в зависимости от заданного сигнала переключения. Достигаемый технический результат - снижение потерь переключения в полупроводниковом силовом переключателе. При переключении тока (Ic) с помощью схемы (42) управления генерируется управляющее напряжение на управляющем входе (50) полупроводникового силового переключателя (44). Программируемое устройство (56) схемы (42) управления задает значение параметра переключения, при этом конкретное значение параметра переключения может изменяться во время работы схемы (42) управления. 2 н. и 17 з.п. ф-лы, 11 ил.

Использование: в области электротехники. Технический результат - обеспечение быстрых и надежных процессов переключения в комбинации с хорошим демпфированием перенапряжений. Устройство содержит два противоположно последовательно включенных гибридных переключателя (100), содержащих параллельное соединение неуправляемого зависимого от направления тока переключателя (12) и управляемого переключателя (18), причем внутренняя точка соединения между гибридными переключателями образует третий вывод. Два переключателя (100) с одним первым и одним вторым выводом могут вводиться в первый провод сети постоянного напряжения. Устройство содержит два поляризованных демпфирующих звена (200), которые выполнены с возможностью приема энергии только в одной полярности приложенного клеммного напряжения, причем первое подключено к первому выводу последовательно включенных гибридных переключателей и может соединяться с вторым проводом сети постоянного напряжения и/или потенциалом земли, а второе - ко второму выводу последовательно включенных переключателей (100) и может соединяться с вторым проводом сети постоянного напряжения и/или потенциалом земли. Устройство содержит также генератор (300) импульсов тока, который в ответ на команду управления формирует однополярный импульс тока, направляемый через третий вывод и поляризованные демпфирующие звенья (200), так что направление тока в одном из гибридных переключателей (100) может кратковременно реверсироваться. 2 н. и 14 з.п. ф-лы, 21 ил.

Изобретение относится к области вычислительной техники и может быть использовано в схемном устройстве с полупроводниковым переключателем. Техническим результатом является создание устройства переключения, с помощью которого ток может переключаться и при относительно больших мощностях. Устройство имеет последовательное соединение (80) из по меньшей мере двух полупроводниковых переключателей (44, 78), из которых каждый через свой управляющий вход (50) соединен с соответствующей схемой (42, 82) управления. Режим переключения по меньшей мере одной схемы (42, 82) управления устанавливается посредством по меньшей мере одного цифрового параметра переключения. Значение параметра переключения (K1(1)*Uzk, K2(1)*Uzk, K1(n)*Uzk, K2(n)*Uzk) может изменяться, так что режим переключения может устанавливаться в процессе работы, то есть между двумя процессами переключения. 17 з.п. ф-лы, 7 ил.

Изобретение относится к области радиотехники и может применяться для защиты радиоэлектронной аппаратуры от воздействия импульсного ионизирующего излучения. Технический результат - увеличение скорости срабатывания устройства защиты и упрощение схемы защиты. Устройство зашиты радиоэлектронной аппаратуры (РЭА) при воздействии на нее импульсного ионизирующего излучения (ИИИ) основано на отключении питания РЭА при превышении потенциально критического уровня воздействия ИИИ на РЭА и характеризуется тем, что содержит детектор импульсного ионизирующего излучения, буферный каскад - эмиттерный повторитель и формирователь импульсов - одновибратор, а в качестве детектора импульсного ионизирующего излучения используется коллекторный р-n переход n-p-n транзистора при закороченных эмиттере с базой. 2 ил.
Наверх