Способ коррекции топологии бис

Изобретение относится к вопросам проектирования схемотехники и топологии интегральных схем и может быть использовано для коррекции топологии БИС, гибридных тонко- и толстопленочных микросхем, а также совмещенных ГИС. Кроме того, предложенный способ может быть использован также и для восстановления целостности металлизированных шин, создания новых межсоединений и контактных площадок для контроля тестовых структур. Задачей изобретения является снижение стоимости выполнения операции коррекции топологии при минимизации времени на ее проведение. В способе коррекции топологии БИС формирование новых связей между элементами или узлами схемы для осуществления коррекции топологии кристалла производят с помощью индиевых перемычек. Формирование индиевой перемычки между выбранными металлизированными шинами проводят механическим способом с помощью электродов с плоским основанием. 1 з.п. ф-лы, 8 ил.

 

Изобретение относится к вопросам проектирования схемотехники и топологии интегральных схем и может быть использовано для коррекции топологии БИС.

Несмотря на применение современных методов проектирования и использование качественной технологии новые кристаллы могут быть неработоспособны или их измеренные параметры могут отличаться от ожидаемых.

Известен способ коррекции топологии, заключающийся в измерении параметров кристалла после его изготовления, обнаружении наличия дефекта, места его локализации и определения предполагаемых путей его исправления. На основе полученных результатов производится компьютерная разработка второй версии топологии БИС, проектирование нового комплекта фотошаблонов и проведение полного цикла технологических операций для изготовления партии пластин. Если результаты измерения параметров нового кристалла БИС устраивают разработчиков, проектирование топологии считается успешно законченным, при отрицательном результате необходимо опять менять проект, разрабатывать третью версию топологии и/или схемы, заново создавая комплект фотошаблонов и повторять весь технологический цикл. И так может происходить несколько раз, так как ошибки, допущенные при проектировании принципиальной схемы и топологии данным способом, обнаруживаются только после изготовления БИС [Rapid prototyping of submicron ICs using FIB. David Perrin, Wayland Seifert. Solid State Technology, October, 1994].

Очевидно, что недостатком рассмотренного способа коррекции является непредсказуемо длительное время, необходимое для разработки и изготовления работоспособных БИС.

Наиболее близким к предлагаемому является способ коррекции, в котором после нахождении причины возникновения дефекта, места его локализации и определения предполагаемых путей его исправления производится механическое изменение схемы кристалла БИС в режиме реального времени, когда оперативно исключаются прежние (дефектные) и создаются новые связи между элементами или узлами схемы. Новые связи между выбранными точками схемы формируются с помощью временно создаваемых проводящих перемычек с последующим измерением параметров модифицированной схемы кристалла. Перемычки создаются на поверхности кристалла с использованием технологии “Фокусированных ионных пучков” (FIB), например, на установке Quanta 3D или ей подобной [FIB/FE SEM System Tracks Down Killer Defects. Eugene Delenia, Bryan Tracy, Homi Fatemi. EE-Evaluation Engineering, October, 1995], [Электронно-зондовые методы наведенного тока и потенциального контраста в анализе отказов специализированных интегральных схем считывания и обработки сигналов матричных ИК фотоприемников. Акимов В.М., Дремова Н.Н., Якунин С.Н. Прикладная физика, 2008, №2, 94-99].

Применение тонкой ионно-лучевой технологии FIB для реконструкции элементов БИС позволяет реализовать такие технологические операции, как травление материалов, осаждение диэлектриков и нанесение проводящих элементов (Pt, W) в локальной области кристалла.

Исправление топологии кристалла продолжается до тех пор, пока не будет получена схема, в которой будет устранен обнаруженный дефект. При положительном результате выполненной работы производится проектирование новой топологии.

Указанный способ коррекции топологии имеет существенный недостаток, связанный с высокой стоимостью установок, использующих технологию FIB, и необходимостью наличия высококвалифицированных специалистов. В связи с этим этот способ не нашел широкого применения.

Задачей изобретения является снижение стоимости выполнения операции коррекции топологии при минимизации времени на ее проведение.

Технический результат - снижение стоимости коррекции топологии - достигается тем, что способ коррекции топологии БИС включает измерение параметров схемы кристалла после его изготовления, исследование причины отклонения измеренных параметров от ожидаемых, обнаружение места расположения дефекта, исключение дефектной связи между элементами схемы, формирование новой связи в схеме взамен дефектной при помощи временно создаваемой проводящей перемычки, причем проводящую перемычку создают с помощью индиевого слоя путем прижатия этого слоя к металлизированной шине для возникновения холодной сварки слоя индия и материала шины.

Сущность предлагаемого изобретения состоит в следующем:

- по результатам исследования изготовленного кристалла намечают путь исправления дефекта;

- устраняют намеченную к удалению дефектную связь между элементами схемы;

- определяют необходимое место расположения индиевой перемычки взамен дефектной;

- производят снятие диэлектрика с металлической шины на месте будущего контакта перемычки с металлом любым известным методом;

- наносят пленку индия на окна к металлизированным шинам и трассу будущего расположения перемычки иглой (зондом) зондовой установки;

- проводят предварительное формирование индиевой перемычки; при этом пленку индия прижимают иглой с плоским основанием в окнах к металлическим шинам и к поверхности кристалла вдоль трассы расположения перемычки;

- формируют окончательный рисунок индиевой перемычки как по ширине, так и по высоте;

- производят электрическую формовку полученного контакта путем пропускания через него электрического тока во время деформации индия и после создания контакта для снижения контактного сопротивления металл-индий-металл;

- проводят измерение параметров измененной схемы кристалла, при отрицательном результате цикл операций по исправлению дефекта повторяется, при положительном - проводится проектирование второй версии топологии.

При применении рассмотренного способа коррекции топологии БИС не требуется использования сложного технологического оборудования, достаточно иметь в наличии аналитическую зондовую установку, набор игл (зондов) и небольшой объем расходного материала - металлического индия. Работу по исправлению топологии выполняет один сотрудник - специалист по электрозондовым измерениям. Обычно коррекция одного элемента топологии занимает несколько минут.

Последовательность технологических операций для создания индиевых перемычек по предлагаемому способу иллюстрируется на фиг. 1-8, где:

1 - кристалл БИС,

2 - шины металлизации,

3 - слой защитного диэлектрика,

4 - пленка индия,

5 - электрод для прижима индия,

6 - перемычка из индия,

7 - электроды для электрической формовки контакта.

Создание индиевых перемычек осуществляется в следующей последовательности:

- определяют место расположения индиевой перемычки (фиг. 1а - вид сверху на кристалл и фиг. 1б - поперечное сечение кристалла в месте создания индиевой перемычки);

- удаляют диэлектрик с металлической шины на месте будущего контакта перемычки с металлом любым известным методом (фиг. 2);

- наносят пленку пластичного металла индия на окна к металлизированным шинам иглой зондовой установки (фиг. 3);

- формируют электрический контакт индиевой перемычки к металлизированным шинам; для этого пленку индия прижимают к металлу шин иглой с плоским основанием, производя этим холодную сварку между контактируемыми металлами (фиг. 4);

- создают окончательный рисунок индиевой перемычки как по ширине, так и по высоте (фиг. 5 - вид сверху на кристалл);

- производят электрическую формовку полученного контакта путем пропускания через него электрического тока для снижения контактного сопротивления металл - индий - металл (фиг. 6 и 7);

- проводят электрический контроль сопротивления индиевой перемычки (фиг.8).

Использование индия для оперативного изменения схемы кристалла определяется его свойствами. Индий самый пластичный металл в широком диапазоне температур - от комнатной до гелиевых температур. Его твердость по шкале Мооса чуть больше 1 (мягче только тальк). Индий в 20 раз мягче чистого золота, а его сопротивление растяжению в 6 раз меньше, чем у свинца. На воздухе при комнатной температуре устойчив, при нагревании - окисляется.

Температура плавления индия составляет 156,78°C, именно она в основном и определяет токовый предел использования индиевой перемычки. По основным эксплуатационным параметрам индий близок к металлам шин, что позволяет создавать надежный электрический, механический и тепловой контакт индий-металл в широком температурном диапазоне.

Так, например, контакт индий - металл широко используется при создании индиевых микроконтактов для проведения гибридизации кристаллов методом «перевернутого кристалла» при создании фотоприемных устройств ИК-диапазона [Методы создания системы металлизации с индиевыми микроконтактами для кремниевых матричных МОП-мультиплексоров. Акимов В.М., Васильева Л.А., Коган Н.Б., Климанов Е.А., Курбет И.Ю., Лисейкин В.П., Микертумянц А.Р., Седнев М.В., Серегина Н.Н., Щукин С.В. Прикладная физика, №1, 2008, с. 71-74].

Проведен комплекс испытаний индиевых перемычек, изготовленных предлагаемым способом, включая механические нагрузки, многократное термоциклирование и контроль временной стабильности.

Электрическое сопротивление контакта металлизированный проводник - слой индия составляет обычно единицы - десятки Ом в зависимости от площади контакта. Индиевая перемычка пропускает ток в нескольких сот миллиампер, что вполне достаточно для большинства случаев. В качестве проводящего материала для контакта со слоем индия успешно использовались металлы: алюминий, молибден, ванадий и полупроводниковые материалы: поликремний и легированный кремний. Данный метод применим для коррекции топологии БИС, гибридных тонко- и толстопленочных микросхем, а также совмещенных ГИС.

Способ может быть использован также для устранения обрывов металлизированных шин и создания проводников и контактных площадок для измерения тестовых структур.

1. Способ коррекции топологии БИС, включающий измерение параметров схемы кристалла после его изготовления, исследование причины отклонения измеренных параметров от ожидаемых, обнаружение места расположения дефекта, исключение дефектной связи между элементами схемы, формирование взамен дефектной новой связи в схеме при помощи временно создаваемой проводящей перемычки, отличающийся тем, что с целью снижения затрат на проведение коррекции топологии, проводящую перемычку создают с помощью индиевого слоя путем прижатия этого слоя к металлизированной шине для возникновения холодной сварки слоя индия и материала шины.

2. Способ по п. 1, отличающийся тем, что через шины металлизации и проводящую перемычку пропускают электрический ток.



 

Похожие патенты:

Использование: для климатических испытаний готовых полупроводниковых приборов при одновременном измерении их электрических параметров. Сущность изобретения заключается в том, что термокамера содержит корпус, в котором размещена рабочая камера, вентилятор, узел очистки рециркуляционного воздуха, установленный в нагнетательном патрубке и выполненный в виде соосно соединенных суживающегося диффузора с винтообразными канавками на внутренней поверхности и расширяющегося сопла, в котором размещено осушивающее устройство в виде емкости, вентилятор снабжен приводом с регулятором скорости вращения, соединенным с выходами регулятора температуры и регулятора давления, и датчиками температуры и давления, подсоединенными соответственно к регулятору температуры и давления, каждый из которых содержит блок сравнения и блок задания, выпрямитель, который на входе подключен к регулятору скорости в виде блока порошковых электромагнитных муфт привода вентилятора, при этом на внутренней поверхности расширяющегося сопла выполнены винтообразные канавки, узел очистки рециркуляционного воздуха снабжен сеткой, выполненной из биметалла, установленной после внутренней круговой канавки на входе в суживающийся диффузор и соединенной с накопителем загрязнений, при этом на наружной поверхности корпуса расположен тонковолокнистый базальтовый материал, выполненный в виде витых пучков по высоте корпуса.

Изобретение относится к испытательной технике, применяемой при прочностных испытаниях (в частности, к испытаниям на прочность электронных плат (ЭП) при изготовлении).

Изобретение относится к области полупроводниковой электроники, в частности к модификации электрофизических свойств полупроводниковых транзисторных структур. Способ включает определение критериальных параметров приборов, облучение в пассивном режиме ограниченной выборки однотипных полупроводниковых приборов слабым ИЭМП с варьируемыми параметрами, включая амплитуду импульса, его длительность и частоту следования, обработку экспериментальных данных статистическими методами путем сравнения критериальных параметров полупроводниковых приборов до и после облучения ИЭМП, по результатам которой выявляют положительный эффект модификации и производят повторное облучение необработанных полупроводниковых приборных структур при оптимальных для этого типа приборных структур режимах генерации ИЭМП.
Изобретение относится к полупроводниковой технике, а именно к способам отбраковки мощных светодиодов на основе InGaN/GaN, излучающих в видимом диапазоне длин волн. Способ отбраковки мощных светодиодов на основе InGaN/GaN включает проведение измерений при комнатной температуре в любой последовательности падений напряжения в прямом и обратном направлениях и плотностей тока на светодиодах, отбраковку по определенным критериям, последующее проведение старения светодиодов при определенных условиях, повторное проведение упомянутых измерений при первоначальных условиях, кроме одного, с окончательной отбраковкой ненадежных светодиодов.

Изобретение относится к нанотехнологии и может применяться при изготовлении планарных двухэлектродных резистивных элементов запоминающих устройств. Способ получения резистивного элемента памяти включает в себя создание проводящих электродов на непроводящей подложке, напыление в зазор между электродами металлической пленки и последующий термический отжиг пленки.

Изобретение относится к области микроэлектроники. Технический результат направлен на повышение достоверности определения типа и количества загрязняющих примесей на поверхности полупроводниковых пластин после плазмохимического травления и определения оптимального значения длительности времени травления.
Изобретение относится к технологии изготовления полупроводниковых приборов и интегральных схем, в частности к процессам обработки поверхности подложек для выявления дефектов линий скольжения.

Изобретение относится к области исследования материалов с помощью оптических средств, а также к технологии изготовления полупроводниковых приборов - для контроля водорода в материале при создании приборов и структур.

Способ включает воздействие на кристалл исходного импульсного поляризованного немонохроматического излучения коротковолнового инфракрасного диапазона для получения исходного импульсного поляризованного излучения коротковолнового инфракрасного диапазона и импульсного поляризованного излучения гармоники видимого диапазона, выделение импульсного поляризованного излучения гармоники видимого диапазона, преобразование его в электрический сигнал, получение зависимости амплитуды электрического сигнала от длины волны импульсного поляризованного монохроматического излучения второй и суммарной гармоник, определение из нее длины волны 90-градусного синхронизма, по значению которого определяют мольное содержание Li2O в монокристалле LiNbO3.

Изобретение относится к контрольно-испытательному оборудованию изделий электронной техники, а именно к устройствам для сортировки на группы по вольт-амперным характеристикам (ВАХ) фотопреобразователей (ФП) в спутниках, и может быть использовано при производстве фотоэлектрических панелей.

Изобретение относится к электронной технике, к области производства и эксплуатации интегральных схем, может быть использовано для проведения комплекса мероприятий по подготовке образцов изделий радиоэлектронной аппаратуры, к проведению испытаний на стойкость, к воздействию ионизирующего излучения космического пространства. Способ декорпусирования интегральных микросхем для последующего проведения испытаний характеризуется тем, что проводят технологическую подготовку испытуемых изделий из выборки партий произвольных функциональных классов, включающую визуальный контроль на отсутствие механических повреждений, идентификацию изделия путем определения типа корпуса и его внутреннего строения, характеристик кристалла, его геометрических размеров, наличия и толщины защитных покрытий, слоев металлизации, электрических характеристик, компонентного состава корпуса, полученные данные используют для определения области, направления, глубины, профиля проводимого далее утонения корпуса, и/или декорпусирования, осуществляемого плазмохимическим, или плазменным, или химическим травлением, с подбором шаблона из химически стойкой резины с окном, определяющим требуемую зону декорпусирования, или механическим или лазерным методами, или их совокупностью, с последующей промывкой испытуемого изделия в ультразвуковой ванне растворителями и выходным визуальным, функциональным, параметрическим контролем его. Изобретение позволяет проводить декорпусирование кристалла электронных микросхем с сохранением их работоспособности. 8 з.п. ф-лы, 4 табл., 1 пр.

Изобретение относится к микроэлектронике и может быть использовано для проведения ускоренных испытаний и получения сравнительной оценки надежности металлической разводки при производстве интегральных схем. Изобретение обеспечивает уменьшение времени испытаний тестовых структур, что позволяет увеличить размер выборки при испытаниях и повысить достоверность получаемой информации. В способе оценки надежности металлических проводников интегральных схем, состоящем в проведении ускоренных испытаний металлических проводников при постоянной температуре за счет саморазогрева протекающим током, определяют скорость нарастания сопротивления металлических проводников в зависимости от времени в пологой области, при этом в дальнейшем испытания до наступления отказа металлических проводников не проводятся. 3 табл., 9 ил.

Изобретение относится к области инновационных технологий и может быть использовано для определения параметров кристаллов силленитов, определяющих эффективность перспективных технических систем, и их экспресс-характеризации методами диэлектрической спектроскопии. При соответствующей стартовой подготовке образцов и выборе частоты регистрации, основанном на информации о частотных спектрах, могут быть определены ключевые параметры примесных центров в кристаллах силленитов. Изобретение обеспечивает возможность оценки параметров, характеризующих оптоэлектронные свойства силленитов, по результатам измерений частотных зависимостей проводимости, комплексной диэлектрической проницаемости и тангенса угла диэлектрических потерь при разных температурах. 4 ил.

Использование: для определения времени межуровневой релаксации электрона в полупроводниковых квантовых точках. Сущность изобретения заключается в том, что предлагаемый способ проводят в следующем порядке: измеряют спектры фоточувствительности в области поглощения квантовых точек диодных структур при различных температурах и/или напряжениях смещения на диодных структурах, по которым строят температурные и/или полевые зависимости фоточувствительности диодных структур, для всех величин температуры диодных структур и/или напряженности электрического поля в слое квантовых точек - параметров измерения указанной выше фоточувствительности и предполагаемого интервала величин времени межуровневой релаксации электрона τ32 получают температурные и/или полевые зависимости квантовой эффективности эмиссии η0 электронно-дырочных пар, после чего сравнивают логарифмы полученных величин квантовой эффективности эмиссии η0 и η1 с логарифмами построенных величин нормированной фоточувствительности диодных структур в области основного и первого возбужденного оптических переходов в квантовых точках во всем диапазоне указанных параметров измерения для каждой величины времени межуровневой релаксации электрона τ32 с выбранным шагом изменения этой величины в пределах предполагаемого интервала и по величине времени межуровневой релаксации электрона τ32, соответствующей минимальному расхождению сравниваемых величин, судят об искомом времени межуровневой релаксации электрона. Технический результат: обеспечение возможности создания эффективного косвенного способа определения времени межуровневой релаксации электрона в полупроводниковых квантовых точках. 2 з.п. ф-лы, 4 ил.

Изобретение относится к измерительной технике и предназначено для бесконтактного неразрушающего определения диффузионной длины носителей заряда в полупроводниковых пластинах, в том числе покрытых прозрачным слоем диэлектрика. Способ измерения диффузионной длины носителей заряда в полупроводниковых пластинах включает измерение сигнала, пропорционального неравновесной концентрации носителей заряда, возникающей в точке тестирования полупроводниковой пластины вследствие их диффузии из областей генерации, создаваемых на различных расстояниях от точки тестирования за счет формирования в этих областях световых пятен малой площади излучением из спектрального диапазона внутреннего фотоэффекта в полупроводнике, построение опытной зависимости амплитуды измеренного сигнала от расстояния между световым пятном и точкой тестирования, сравнение опытной зависимости с аналогичными зависимостями, рассчитанными теоретически, при этом для проведения измерений без установления электрического контакта с исследуемой пластиной сигнал, пропорциональный неравновесной концентрации носителей заряда в точке тестирования, получают путем пропускания через пластинку инфракрасного излучения с длиной волны из области прозрачности исследуемого полупроводника и измерения интенсивности прошедшего через пластину излучения. Также предложено устройство для измерения длины диффузии носителей заряда в полупроводниковых пластинах. Изобретение обеспечивает возможность выполнять измерения длины диффузии носителей заряда в полупроводниковых пластинах без установления электрического контакта с образцом непосредственно в тех областях, где будут изготовлены приборы, а также в пластинах, покрытых слоем прозрачного диэлектрика. 2 н.п. ф-лы, 1 ил.

Изобретение относится к области нанотехнологий, а именно к способам измерения параметров наноструктур, и может быть использовано при определении электрофизических параметров конденсаторной структуры мемристора, характеризующих процесс формовки. Способ определения электрофизических параметров конденсаторной структуры мемристора, характеризующих процесс формовки, включает измерение вольт-амперных и импедансных характеристик. Новым является то, что выбирают мемристоры в виде конденсаторов металл - диэлектрик - полупроводник с соизмеримыми емкостями диэлектрика и области пространственного заряда полупроводника, и с отсутствием фиксации (пиннинга) уровня Ферми на этой границе раздела; для этих структур дополнительно измеряют спектральную характеристику конденсаторной фотоЭДС; из измеренных характеристик определяют электрофизические параметры структур, которые характеризуют происходящие при формовке изменения как в диэлектрике, так и на границе раздела диэлектрик/полупроводник и в полупроводнике: захват носителей заряда поверхностными состояниями на границе раздела диэлектрик/полупроводник, перемещение ионов, электрохимические реакции, дефектообразование. Изобретение обеспечивает расширение диагностических возможностей измерения характеристик и повышение степени прогнозирования электрофизических параметров мемристоров в виде МДП-конденсаторов для оптимизации технологии их изготовления при их разработке, кроме того, изобретение расширяет арсенал методов измерительной технологии в актуальной области изготовления мемристоров, являющихся основой нового поколения устройств энергонезависимой памяти. 1 з.п. ф-лы, , 4 ил.

Изобретение относится к области оптоэлектронной техники и касается способа определения температурного распределения по поверхности светодиода. Способ включает в себя нанесение на поверхность светодиода пленки покровного материала, определение с помощью ИК тепловизионного микроскопа калибровочной зависимости излучаемого находящимся в нерабочем режиме светодиодом сигнала от температуры при внешнем нагреве, регистрацию с помощью ИК тепловизионного микроскопа излучаемого поверхностью светодиода в рабочем режиме сигнала и программную обработку полученных данных. При этом покровный материал обладает прозрачностью в области собственной электролюминесценции светодиода и его свойства в отношении поглощения и излучения электромагнитных волн ИК диапазона близки к свойствам абсолютно черного тела в области спектральной чувствительности ИК тепловизионного микроскопа. Технический результат заключается в повышении точности измерений. 7 ил.

Изобретение относится к области контроля полупроводниковых устройств. Способ оценки качества гетероструктуры полупроводникового лазера включает воздействие на волноводный слой гетероструктуры полупроводникового лазера световым излучением, не испытывающим межзонное поглощение в его активной области, но поглощаемым на свободных носителях в волноводном и ограничительных слоях гетероструктуры, регистрацию величины интенсивности светового излучения, прошедшего через указанный слой при отсутствии тока накачки и при заданной величине тока накачки, определение величины внутренних оптических потерь по соответствующей формуле. При величине внутренних оптических потерь, меньших заданной величины для данного типа лазера, судят о высоком качестве гетероструктуры полупроводникового лазера. Технический результат заключается в обеспечении возможности контроля отдельного полупроводникового лазера в линейке или матрице лазеров при высоких токах накачки. 1 ил.

Изобретение относится к микроэлектронике и может быть использовано для визуализации электрических микронеоднородностей технологического происхождения: дислокаций, пор, преципитатов и т.д. в полупроводниковых гетероструктурах с произвольным дизайном активной области, выращенных на подложках Al2O3. В способе диагностики электрических микронеоднородностей в полупроводниковых гетероструктурах на основе InGaN/GaN подложку Al2O3 вместе с гетероструктурой и нанесенной на ее поверхность заземленной алюминиевой фольгой облучают электронным пучком с плотностью энергии от 0,1 до 0,8 Дж/см2 и скоростью нарастания напряженности электрического поля в гетероструктуре не ниже 5⋅1013 В/см⋅с. Определяют пороговую плотность энергии, выше которой в гетероструктуре возникают электрические разряды и связанные с ними микроразрушения. Микроразрушения регистрируют с помощью оптического микроскопа после многоимпульсного облучения дозой не менее 6⋅10-6 Кл/см2. Визуально судят о размерах и пространственном распределении электрических микронеоднородностей в гетероструктуре. Способ позволяет проводить диагностику в атмосферном воздухе без использования сложного и дорогостоящего оборудования на подложках с произвольным дизайном активной области. 4 ил.

Изобретение относится к технике измерения предельных параметров мощных биполярных транзисторов и может использоваться на входном и выходном контроле их качества. Способ согласно изобретению основан на использовании эффекта увеличения крутизны зависимости напряжения на эмиттерном переходе мощного биполярного транзистора при постоянном эмиттерном токе от коллекторного напряжения при приближении коллекторного напряжения к значению напряжения локализации тока. Контролируемый транзистор включают по схеме с общей базой, задают постоянный эмиттерный ток, на коллектор контролируемого транзистора подают напряжение, представляющее собой сумму линейно нарастающего напряжения, не превышающего предельно допустимое значение для данного типа транзисторов при заданном токе, и малого синусоидального напряжения, при напряжении на коллекторе, близком к нулю, определяют амплитуду переменной составляющей напряжения на эмиттере контролируемого транзистора и затем определяют значения напряжения на коллекторе контролируемого транзистора, при которых амплитуда переменной составляющей напряжения на эмиттере контролируемого транзистора становится равной и соответственно, где k1 и k2 - заданные коэффициенты превышения начальной амплитуды , причем k2>k1, и искомое напряжение локализации тока вычисляют по предложенной расчетной формуле. Изобретение обеспечивает повышение точности определения напряжения локализации тока в мощных ВЧ и СВЧ биполярных транзисторах при однократном измерении. 3 ил.
Наверх