Арифметическое устройство

Изобретение относится к вычислительной технике, для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат. Технический результат заключается в обеспечении возможности вычисления алгебраических функций типа дробно-рационального. Устройство содержит сумматоры-вычитатели, регистры сдвига, группы логических элементов И, ИЛИ, блок памяти, блок сравнения и блок управления, причем первый выход первого сумматора-вычитателя подключен к первому входу устройства и к первому входу первого регистра сдвига, выход которого подключен к группе элементов И, а первый выход второго сумматора-вычитателя подключен к второму выходу устройства и к первому входу второго регистра сдвига, выход которого подключен к первым входам второй группы элементов И. В устройство дополнительно введен четвертый сумматор-вычитатель, входы которого связаны с выходом первого сумматора-вычитателя, с четвертым входом арифметического устройства соответственно, а выход которого является четвертым выходом всего устройства. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике, а именно к специализированным вычислителям, и предназначено для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат.

Известны арифметические устройства специализированных вычислителей.

Одно из известных [а.с. 824195 СССР Матричное вычислительное устройство, 1981 г.] служит для вычисления нескольких (четырех) алгебраических функций. Его недостатком является необходимость использования больших аппаратурных затрат и промышленного выпуска оригинальных интегральных схем в виде специализированных матриц. Кроме того, крайне узок класс алгебраических функций, реализуемых этим устройством.

Наиболее близким по технической сущности является арифметическое устройство для спецвычислителей [а.с. 526891 СССР Арифметическое устройство, 1974 г.].

Оно содержит три сумматора-вычитателя, два регистра сдвига, четыре группы элементов И, две группы элементов ИЛИ, блок памяти, блок сравнения и блок управления, причем первый выход первого сумматора-вычитателя подключен к первому выходу устройства и к первому входу первого регистра сдвига, выход которого подключен к первым входам первой группы элементов И, первый выход второго сумматора-вычитателя подключен к второму выходу устройства и к первому входу второго регистра сдвига, выход которого подключен к первым входам второй группы элементов И, причем выходы первой и четвертой групп элементов И через первую группу элементов ИЛИ подключены к второму входу второго сумматора-вычитателя, выход которого подключен к первому входу блока сравнения, к второму входу блока сравнения подключен первый выход третьего сумматора, а выход блока сравнения подключен к второму входу блока управления.

Недостатком этого устройства является невозможность вычисления широкого круга алгебраических функций (в частности, дробно-рациональных).

Задачей настоящего изобретения является расширение функциональных возможностей устройства.

Технический результат настоящего изобретения - повышение универсальности устройства за счет возможности вычисления алгебраических функций (типа дробно-рациональных).

Технический результат достигается тем, что в предложенном арифметическом устройстве, которое содержит четыре сумматора-вычитателя, два регистра сдвига, четыре группы элементов И, 2 группы элементов ИЛИ, блок сравнения, блок памяти и блок управления. Устройство имеет по четыре входа и выхода. Первый выход первого сумматора-вычитателя подключен к первому выходу устройства и к первому входу первого регистра сдвига, выход которого подключен к первым входам первой группы элементов И, первый выход второго сумматора-вычитателя подключен к второму выходу устройства и к первому входу второго регистра сдвига, выход которого подключен к первым входам второй группы элементов И, первый вход устройства подключен к первому входу третьего сумматора-вычитателя, второй вход которого подключен к выходу блок памяти.

Кроме того, выходы первой и второй групп элементов И через первую группу элементов ИЛИ подключены ко второму входу второго сумматора-вычитателя, выход которого подключен к первому входу блока сравнения, а ко второму входу блока сравнения подключен первый выход третьего сумматора-вычитателя, выход блок сравнения подключен ко второму входу блока управления.

В устройство дополнительно введен четвертый сумматор-вычитатель, первый вход которого соединен с выходом первого сумматора-вычитателя, а второй вход - с четвертым входом устройства, управляющий вход четвертого сумматора-вычитателя связан с выходом блока-управления, выход четвертого сумматора-вычитателя является четвертым выходом арифметического устройства.

Введение дополнительного четвертого сумматора-вычитателя, его связи внутри устройства расширяют функциональные возможности, арифметического устройства в части возможности вычисления алгебраических функций (а именно, дробно-рациональных). Это является новым техническим решением в технике автономных спецвычислителей, поскольку результаты проведенного заявителем анализа аналогов и прототипа не позволили выявить признаки, тождественные существенным признаком данного изобретения.

Предложенное устройство имеет изобретательский уровень, так как из опубликованных научных данных и существующих технических решений явным образом не следует, что заявленная совокупность блоков, узлов и связей между ними позволяет расширить функциональные возможности арифметического устройства в части вычисления алгебраических функций (типа дробно-рациональных).

Предложенное арифметическое устройство для выполнения вычислительных операций, включая вычисление дробно-рациональных функций, промышленно применимо, поскольку его техническая реализация возможна с использованием типовых элементов микроэлектронной техники (интегральных логических микросхем).

На чертеже приведена структурная блок-схема предлагаемого арифметического устройства. В таблице приведены некоторые алгебраические (дробно-рациональные) функции, дополнительно возможные для реализации в предлагаемом арифметическом устройстве.

Устройство содержит первый сумматор-вычитатель 1, первый регистр сдвига 2, две группы элементов И 3 и 4, группу элементов ИЛИ 5, второй сумматор-вычитатель 6, второй регистр сдвига 7, две группы элементов И 8 и 9, группу элементов ИЛИ 10, блок сравнения 11, третий сумматор-вычитатель 12, блок памяти 13, блок управления 14, (15, 16, 17 и 23 - выходы устройства, 18, 19, 20 и 22 - входы устройства), дополнительно в устройство введен четвертый сумматор-вычитатель 21. Первый выход первого сумматора-вычитателя 1 подключен к первому выходу 15 устройства и к первому входу первого регистра сдвига 2, являющемуся и первым входом 19 устройства, выход регистра 2 подключен к первым входам двух групп элементов И 3 и 4, выходы которых соединены соответственно с первыми входами групп элементов ИЛИ 10 и 5, выходы этих групп элементов ИЛИ соединены соответственно с первым входами сумматоров-вычитателей 1 и 6; первый выход сумматора-вычитателя 6 подключен к второму выходу 16 устройства и первому входу регистра 7, являющимся и вторым входом 20 устройства, выход регистра 7 подключен к первым входам двух групп элементов И 8 и 9, а их выходы подключены соответственно к вторым входам групп элементов ИЛИ 10 и 5. Вторые выходы сумматоров-вычитателей 6, 12 подключены к первому и второму входам блока сравнения 11, выход которого соединен со вторым входом блока управления 14, первый вход которого соединен со вторым выходом сумматора-вычитателя 1; третий выход 17 устройства соединен с одним выходом сумматора-вычитателя 12, вход которого соединен с выходом блока 13 и входом 18 устройства. Одиннадцать выходов блока управления 14 соединены соответственно со вторыми входами сумматоров-вычитателей 1, 6, 12, с вторыми входами регистров сдвига 2, 7, со вторыми входами групп элементов И 3, 4, 8, 9, со входом блока памяти 13 и третьим входом блока сравнения 11.

Кроме того, управляющий вход четвертого сумматора-вычитателя 21 связан с двенадцатым выходом блока управления 14, а первый выход первого сумматора-вычитателя 1 соединен с первым входом четвертого сумматора-вычитателя 21, второй вход и выход которого являются четвертыми входом 22 и выходом 23 всего устройства.

В устройстве использован своеобразный способ вычисления алгебраических (дробно-рациональных) функций путем реализации следующего выражения: F=E±D, где D = A C B (где Е, А, В, С, D - положительные двоичные числа). Причем вычисление D происходит за время одного умножения или деления.

Действительно, для числителя и знаменателя выражения D = A C B (где А, В, С - нормализованные числа) можно подобрать такой множитель k = 1 + i = 1 n 1 q i 1 2 i , что он, будучи умноженным на В, преобразует величину В в величину А (k·В=А).

В этом случае искомый результат D окажется равным Ci, к которому будет применено умножение на k (D=k·С) по следующему рекуррентному алгоритму:

где направление итерационного процесса определяется знаком

при этом i=1,2,…,n-1 - номер итерации, n - разрядность чисел. Выполнение условия lim i n 1 B i = A приводит к справедливости равенства lim i n 1 C i = D .

Выполнение множительно-делительной операции представляет собой итерационный процесс, реализующий зависимости (1)-(3), и состоит из (n-1) однородных тактов. Далее, результат D с первого выхода 15 первого сумматора-вычитателя (со знаком плюс или минус) по первому входу 22 четвертого сумматора-вычитателя 21. Итоговый результат F=E±D является результатом вычисления алгебраической функции.

Реализация вычисления D происходит так. Число С вводится в первый 1 сумматор-вычитатель, число В - во второй 6 сумматор-вычитатель, а число А - в третий 12 сумматор-вычитатель. В регистрах 2 и 7 путем сдвиговой операции реализуется получение величин С·2-i и В·2-i (i - номер итерации), которые суммируются в соответствии со знаком qi-1 с содержимым сумматоров-вычитателей 1 и 6, в которые они поступают через блоки 3, 10 и 9, 5 соответственно. Знак qi-1 вырабатывается блоком сравнения 11, в котором сравниваются значения А и Bi-1 сумматоров-вычитателей 6 и 12, и сигнал, соответствующий значению qi-1, поступает в блок управления 14, вырабатывающий соответствующие управляющие сигналы. Результат операции A C B формируется в сумматоре-вычитателе 1 и поступает на выход 15 и далее на вход четвертого 21 сумматора-вычитателя, где он со знаком плюс или минус подсуммируется к содержимому этого сумматора-вычитателя 21. Его выход 23 выдает результат вычисления алгебраической (дробно-рациональной) функции.

Например, если положить А=х, В=0,5·(x-y), C=y, Е=х-y, то устройство будет способно реализовать функцию F ( x , y ) = x 2 + y 2 x y (при этом D надо взять со знаком "плюс", а х>y).

Другие варианты алгебраических дробно-рациональных функций приведены в таблице. Все функции прототипа выполняются без изменений.

Арифметическое устройство, содержащее три сумматора-вычитателя, два регистра сдвига, четыре группы элементов И, две группы элементов ИЛИ, блок памяти, блок сравнения и блок управления, причем первый выход первого сумматора-вычитателя подключен к первому выходу устройства и к первому входу первого регистра сдвига, выход которого подключен к первым входам первой группы элементов И, первый выход второго сумматора-вычитателя подключен к второму выходу устройства и к первому входу второго регистра сдвига, выход которого подключен к первым входам второй группы элементов И, первый вход устройства подключен к первому входу третьего сумматора-вычитателя, второй вход которого подключен к выходу блока памяти, второй выход первого сумматора-вычитателя подключен к первому входу блока управления, первые восемь выходов которого подключены соответственно к первым входам первого и второго сумматоров-вычитателей, к вторым входам двух регистров сдвига, к вторым входам двух групп элементов И, к третьему входу третьего сумматора-вычитателя и к входу блока памяти, причем выходы первой и четвертой групп элементов И через первую группу элементов ИЛИ подключены к второму входу второго сумматора-вычитателя, выход которого подключен к первому входу блока сравнения, к второму входу блока сравнения подключен первый выход третьего сумматора-вычитателя, выход блока сравнения подключен к второму входу блока управления, девятый, десятый и одиннадцатый выходы которого подключены соответственно к первым входам третьей и четвертой групп элементов И и к третьему входу блока сравнения, выходы второй и третьей групп элементов И через вторую группу элементов ИЛИ подключены к второму входу первого сумматора-вычитателя, вторые входы третьего и четвертой групп элементов И объединены с первыми входами соответственно первой и второй групп элементов И, второй и третий входы устройства подключены соответственно к входам первого и второго регистров сдвига, третий выход устройства поключен к второму выходу третьего сумматора-вычитателя, отличающееся тем, что в него дополнительно введен четвертый сумматор-вычитатель, первый и второй входы которого соединены с выходом первого сумматора-вычитателя и с четвертым входом устройства соответственно, управляющий вход четвертого сумматора-вычитателя связан с выходом блока управления, а выход четвертого сумматора-вычитателя соединен с четвертым выходом устройства.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Технический результат заключается в повышении быстродействия устройства при вычислении модуля комплексного числа при уменьшении аппаратурных затрат и при неснижении точности вычисления.

Изобретение относится к вычислительной технике и может быть использовано при обработке гидроакустических сигналов в системах передачи информации. Технический результат заключается в обеспечении возможности функционирования в реальном масштабе времени.

Изобретение относится к вычислительной технике и предназначено для построения однородных вычислительных сред, выполняющих функцию выравнивания порядков двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к гидроакустике и может быть использовано в системах целеуказания, самонаведения и телеметрии подводных аппаратов. .

Изобретение относится к вычислительной технике и может быть использовано в системах передачи информации широкополосными фазоманипулированными сигналами в гидроакустических системах на подводных объектах.

Изобретение относится к области вычислительной техники и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации для реализации мажоритарной функции либо дизъюнкции, либо конъюнкции входных двоичных сигналов.

Изобретение относится к вычислительной техники и может быть использовано для построения средств автоматики, функциональных узлов систем управления. .

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорных устройствах ЭВМ и в устройствах цифровой автоматики. .

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. .

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации. Технический результат заключается в расширении функциональных возможностей, а именно в реализации мажоритарной функции нескольких аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же аргументов. Мажоритарный модуль содержит два элемента И (11, 12), два элемента ИЛИ (21, 22) и девять мажоритарных элементов (31, … , 39). За счет указанных элементов и новой схемы их соединения, глубина которой равна четырем, обеспечивается обработка пяти входных двоичных сигналов. В результате достигнуто расширение функциональных возможностей мажоритарного модуля и уменьшение относительного показателя схемной глубины. 1 ил.

Изобретение относится к области компьютерной техники и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении надежности вычисления контрольной суммы. Технический результат достигается за счет получения процессором для исполнения машинной команды, содержащей поле кода операции для предоставления кода операции, идентифицирующего операцию векторного типа контрольной суммы, поле первого регистра, используемое для обозначения первого регистра, содержащего первый операнд, поле второго регистра, используемое для обозначения второго регистра, содержащего второй операнд, и исполнение машинной команды, которое включает суммирование друг с другом набора элементов второго операнда для получения первого результата, включающее выполнение одной или нескольких операций сложения с циклическим переносом, осуществляемое на основе выполнения операции сложения с циклическим переносом и формирования суммы добавление переноса из избранной позиции суммы, если таковой имеется, к выбранной позиции в выбранном элементе первого операнда, и помещение первого результата в выбранный элемент первого операнда. 3 н. и 17 з.п. ф-лы, 32 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля. Технический результат достигается за счет универсального мажоритарного модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10 и выход модуля 11. 1 ил., 2 табл.

Изобретение относится к вычислительной технике и может быть использовано для вычисления значений логарифмической функции от двоичного аргумента. Технический результат заключается в обеспечении возможности получения результата логарифмирования двоичных чисел с меньшими погрешностями и повышении достоверности выходных результатов. Технический результат достигается за счет устройства для логарифмирования двоичных чисел, которое содержит регистры старших и младших разрядов аргумента, первый, второй и третий блоки постоянной памяти, блок управления, коммутатор, сумматор, выходной регистр, триггер числа, сдвигатель, блок управления сдвигателем, блоки сравнения, ячейку памяти константы "1", связанную с первым блоком постоянной памяти. 2 ил.

Изобретение относится к устройствам для вычисления модуля комплексного числа. Технический результат заключается в повышении точности вычисления модуля комплексного числа. Устройство содержит первый и второй регистры, первый, второй, третий сумматоры и коммутатор, причем входы разрядов первого и второго регистров подключены к информационным входам устройства, прямые выходы разрядов первого регистра подключены к первой группе входов первого сумматора, инверсные выходы разрядов второго регистра подключены к второй группе входов первого сумматора, прямой и инверсный выходы знакового разряда которого подключены к управляющему входу коммутатора через элемент временной задержки сигналов. 1 ил.

Изобретение относится к области радиотехники. Технический результат заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов. Мажоритарный элемент «6 и более из 11» содержит 30 двухвходовых элементов И и 33 элемента ИЛИ, одиннадцать иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых пяти уровней состоит из пяти пар элементов ИЛИ и И, при этом каждый из десяти первых входов устройства соединен с соответствующей парой элементов ИЛИ и И первого уровня, а одиннадцатый вход соединен с пятой парой логических элементов ИЛИ и И второго уровня, выход элемента И 11 уровня является выходом мажоритарного элемента. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов. Мажоритарный модуль «три из пяти» содержит пять информационных входов 1, 2, 3, 4, 5, два настроечных входа 6, 7, выход модуля 8, мажоритарный элемент 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, третий элемент ИЛИ 12, четвертый элемент ИЛИ 13, первый элемент И 14, второй элемент И 15, третий элемент И 16, четвертый элемент И 17, пятый элемент И 18, шестой элемент И 19. 1 ил., 1 табл.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования. Технический результат изобретения заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов, а также обеспечении возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой. Мажоритарный элемент «7 и более из 13» содержит 13 иерархических уровней с 46 двухвходовыми элементами И и 42 логическими элементами ИЛИ. 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в обеспечении однородности состава и упрощении реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов. Логический вычислитель содержит двадцать мажоритарных элементов (11, …, 120), за счет которых обеспечиваются однородность состава и реализация целевых функций без использования настроечных сигналов. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может использоваться в специализированных цифровых вычислительных машинах, работающих в двоичной системе счисления с числами с фиксированной запятой. Технический результат - повышение достоверности определения переполнения сумматора. Арифметическое устройство содержит первый и второй регистры, регистр результата, комбинационный сумматор, триггер, логические элементы И, И-НЕ, а также НЕ, связанные с триггером, фиксирующие разные знаки слагаемых и определяющие факт переполнения сумматора с учетом переносов из (и в) знакового разряда сумматора при осуществлении им операций сложения и умножения. 1 ил., 1 табл.

Изобретение относится к вычислительной технике, для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат. Технический результат заключается в обеспечении возможности вычисления алгебраических функций типа дробно-рационального. Устройство содержит сумматоры-вычитатели, регистры сдвига, группы логических элементов И, ИЛИ, блок памяти, блок сравнения и блок управления, причем первый выход первого сумматора-вычитателя подключен к первому входу устройства и к первому входу первого регистра сдвига, выход которого подключен к группе элементов И, а первый выход второго сумматора-вычитателя подключен к второму выходу устройства и к первому входу второго регистра сдвига, выход которого подключен к первым входам второй группы элементов И. В устройство дополнительно введен четвертый сумматор-вычитатель, входы которого связаны с выходом первого сумматора-вычитателя, с четвертым входом арифметического устройства соответственно, а выход которого является четвертым выходом всего устройства. 1 ил., 1 табл.

Наверх