Чип усилителя класса d с функцией ограничения коэффициента заполнения и его устройство



Чип усилителя класса d с функцией ограничения коэффициента заполнения и его устройство
Чип усилителя класса d с функцией ограничения коэффициента заполнения и его устройство
Чип усилителя класса d с функцией ограничения коэффициента заполнения и его устройство
Чип усилителя класса d с функцией ограничения коэффициента заполнения и его устройство
Чип усилителя класса d с функцией ограничения коэффициента заполнения и его устройство

 


Владельцы патента RU 2598336:

ШЕНДЖЕН СКАЙУОРС-РГБ ЭЛЕКТРОНИК КО., ЛТД (CN)

Изобретение относится к области техники источников питания и может использоваться как усилитель класса Д. Достигаемый технический результат - обеспечение ограничения амплитуды выходного сигнала при чрезмерно высоком коэффициенте заполнения ШИМ-сигналов. Чип усилителя класса D с функцией ограничения коэффициента заполнения включает блок треугольной волны, блок модуляции ШИМ, блок определения коэффициента заполнения и блок логического управления. 3 н. и 10 з.п. ф-лы, 5 ил.

 

ПЕРЕКРЕСТНЫЕ ССЫЛКИ НА РОДСТВЕННЫЕ ЗАЯВКИ

Настоящая заявка испрашивает приоритет китайской заявки на патент №201410121747.2. поданной 28.03.2014, полное содержание которой включено в настоящую заявку посредством ссылки.

ОБЛАСТЬ ТЕХНИКИ ИЗОБРЕТЕНИЯ

Настоящее изобретение относится к области техники источников питания, конкретнее, к чипу усилителя класса D с функцией ограничения коэффициента заполнения и его устройства.

УРОВЕНЬ ТЕХНИКИ ИЗОБРЕТЕНИЯ

Усилитель класса D (т.е. усилитель мощности звуковых частот класса D) представляет собой переключающийся усилитель мощности, обладающий повышенной эффективностью и малым тепловыделением. Он широко применяется в сфере бытовой электроники, в том числе смарт-ТВ, смартфоны и др. Ссылаясь на рисунок 1, широко распространенные усилители класса D (на рисунке 1 очерчен пунктиром; представляет собой внутреннее строение усилителя класса D) состоят из: усилителя а (АМРа), компаратора а (СМРа), компаратора b (CMPb), головок громкоговорителя а и b. Их подключение друг к другу приведено на рисунке 1. Принцип работы такого усилителя класса D основывается на ШИМ (широтно-импульсной модуляции): дифференциальные звуковые сигналы усиливаются в усилителе АМРа, после чего по двум отдельным маршрутам вводятся в компараторы СМРа и CMPb. После сравнения с входящими сигналами треугольной волны, соответственно получаются два ШИМ-сигнала, после чего амплитуды двух маршрутов ШИМ-сигналов усиливаются при прохождении отдельно через головки громкоговорителя а и b; в конечном итоге, они фильтруются и преобразуются в звуковые сигналы, заставляющие громкоговоритель вибрировать и производить звуки.

При слишком высокой амплитуде входных дифференциальных сигналов, амплитуда воспроизводимых звуковых сигналов может превысить мощность громкоговорителя либо вызвать короткое замыкание конденсатора Ca или Cb на входе, что приведет к преобразованию звуковых сигналов в постоянную составляющую тока, что может сжечь громкоговоритель. Во избежание таких отклонений амплитуду выходного сигнала необходимо ограничивать. Так как ширина импульсов ШИМ-сигналов (т.е. коэффициент заполнения) пропорциональна амплитуде звукового сигнала, становится возможным, таким образом, ограничить амплитуду звуковых сигналов на выходе путем ограничения коэффициента заполнения ШИМ-сигналов.

КРАТКОЕ ИЗЛОЖЕНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ

Технические проблемы, рассматриваемые в настоящем изобретении, направлены на решение недостатков предыдущего уровня техники и обуславливают создание чипа усилителя класса D с функцией ограничения коэффициента заполнения и его устройства для решения проблемы предыдущего уровня техники. То есть, усилители класса D предыдущего уровня техники не могут ограничивать амплитуду выходного сигнала, и при слишком высоком коэффициенте заполнения ШИМ-сигналов громкоговоритель может сгореть.

Техническое решение указанных технических проблем с помощью настоящего изобретения заключается в следующем: чип усилителя класса D с функцией ограничения коэффициента заполнения отличается тем, что он включает:

блок треугольной волны, предназначенный для произведения сигналов в виде треугольной волны,

блок модуляции ШИМ, предназначенный для преобразования входных дифференциальных звуковых сигналов и сигналов в виде треугольной волны, генерируемых блоком треугольной волны, в низковольтные импульсные ШИМ-сигналы, а также передачи этих ШИМ-сигналов и генерирования высоковольтных импульсов;

блок определения коэффициента заполнения, предназначенный для определения коэффициента заполнения ШИМ-сигналов, генерируемых блоком модуляции ШИМ, в реальном времени;

блок логического управления, предназначенный для управления остановкой блока модуляции ШИМ в случае, если коэффициент заполнения ШИМ-сигналов превышает установленное максимальное значение;

чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что блок модуляции ШИМ включает первый, второй, третий, четвертый резисторы, первый усилитель, первый и второй компараторы, первую и вторую управляющую схемы. Узел положительного входного импульса первого усилителя соединяется с первым входным узлом для дифференциальных звуковых сигналов через первый резистор, а также соединяется с выходным узлом первой управляющей схемы через третий резистор, а противоположный входной узел первого усилителя соединяется со вторым входным узлом для дифференциальных звуковых сигналов через второй резистор. Так же, как и выходной узел второй управляющей схемы через четвертый резистор, узел положительного выходного импульса первого усилителя соединяется с противоположным узлом входа первого компаратора. Узел отрицательного выходного импульса первого усилителя соединяется с противоположным входным узлом второго компаратора, входные узлы положительных импульсов как первого, так и второго компаратора соединяются с узлом выхода блока треугольной волны. Выходной узел первого компаратора соединяется с входным узлом первой управляющей схемы и блоком определения коэффициента заполнения, выходной узел второго компаратора соединяется с входным узлом второй управляющей схемы и блоком определения коэффициента заполнения, и оба выходных узла первой и второй управляющей схем представляют собой выходной узел усилителя класса D. Оба узла управления первой и второй управляющих схем соединяются с блоком логического управления.

Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что блок определения коэффициента заполнения включает:

модуль токового зеркала, предназначенный для преобразования входящего тока смещения в зарядный и разрядный тока согласно установленному коэффициенту для последующей передачи в модуль управления зарядом-разрядом;

модуль управления зарядом-разрядом, предназначенный для вывода команд заряда-разряда согласно ШИМ-сигналам, генерируемым блоком модуляции ШИМ, перед их передачей в блок логического управления преобразует зарядный и разрядный ток из модуля заряда-разряда в соответствующее напряжение на конденсаторе;

чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что модуль токового зеркала включает: первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый МОП-транзисторы;

управляющий электрод первого МОП-транзистора соединяется с электродом стока этого же транзистора, управляющими электродами третьего, пятого и седьмого МОП-транзисторов. Электрод истока первого МОП-транзистора соединяется с электродом стока второго МОП-транзистора, управляющими электродами второго, четвертого, шестого, восьмого МОП-транзисторов. Электрод истока третьего МОП-транзистора соединяется с электродом стока четвертого МОП-транзистора. Электрод истока пятого МОП-транзистора соединяется с электродом стока шестого МОП-транзистора, а электрод истока седьмого МОП-транзистора - с электродом стока восьмого МОП-транзистора. При этом электроды истока второго, четвертого, шестого и восьмого МОП-транзисторов заземляются;

электрод стока третьего МОП-транзистора соединяется с электродом стока десятого МОП-транзистора, управляющими электродами десятого, двенадцатого и четырнадцатого МОП-транзисторов. Электрод истока десятого МОП-транзистора соединяется с электродом стока девятого МОП-транзистора, управляющими электродами девятого, одиннадцатого и тринадцатого МОП-транзисторов. Электрод истока двенадцатого МОП-транзистора соединяется с электродом стока одиннадцатого МОП-транзистора. Электрод истока четырнадцатого МОП-транзистора соединяется с электродом стока тринадцатого, а электроды истока девятого, одиннадцатого и тринадцатого МОП-транзисторов соединяются с узлом опорного напряжения. Электрод стока двенадцатого МОП-транзистора соединяется с первым входным узлом модуля управления зарядом-разрядом, а электрод стока четырнадцатого МОП-транзистора соединяется со вторым входным узлом этого модуля. Электрод стока пятого МОП-транзистора соединяется с первым выходным узлом модуля управления зарядом-разрядом, а электрод стока седьмого МОП-транзистора - со вторым выходным узлом модуля управления зарядом-разрядом.

Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой МОП-транзисторы представляют собой транзисторы типа n-МОП; девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый МОП-транзисторы представляют собой транзисторы типа p-МОП.

Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что модуль управления зарядом-разрядом включает: первый и второй инверторы, первый и второй конденсаторы, пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый МОП-транзисторы. Входной узел первого инвертора соединяется с блоком модуляции ШИМ, а его выходной узел- с управляющими электродами пятнадцатого и шестнадцатого МОП-транзисторов. Электрод истока пятнадцатого МОП-транзистора соединяется с электродом стока двенадцатого МОП-транзистора, а электрод истока шестнадцатого МОП-транзистора - с электродом стока пятого. Один конец первого конденсатора соединяется с электродами стока пятнадцатого и шестнадцатого МОП-транзисторов, в то время как другой конец конденсатора заземляется;

входной узел второго инвертора соединяется с блоком модуляции ШИМ, а выходной узел- с управляющими электродами семнадцатого и восемнадцатого МОП-транзисторов. Электрод истока семнадцатого МОП-транзистора соединяется с электродом стока четырнадцатого МОП-транзистора, а электрод истока восемнадцатого МОП-транзистора - с электродом стока седьмого. Один конец второго конденсатора соединяется с электродами стока семнадцатого и восемнадцатого МОП-транзисторов, в то время как другой конец конденсатора заземляется.

Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что блок логического управления включает: первую и вторую помехозащищенные схемы, третий и четвертый инверторы, логический элемент ИЛИ, девятнадцатый, двадцатый, двадцать первый и двадцать второй МОП-транзисторы. Управляющий электрод девятнадцатого МОП-транзистора соединяется с управляющим электродом двадцатого МОП-транзистора и модулем управления зарядом-разрядом. Управляющий электрод девятнадцатого МОП-транзистора соединяется с управляющим электродом двадцатого МОП-транзистора и входным узлом третьего инвертора. Электрод истока двадцатого МОП-транзистора соединяется с входным узлом первой помехозащищенной схемы, а выходной узел третьего инвертора - с узлом управления первой помехозащищенной схемы и первым входным узлом логического элемента ИЛИ;

управляющий электрод двадцать первого МОП-транзистора соединяется с управляющим электродом двадцать второго МОП-транзистора и модулем управления зарядом-разрядом. Электрод стока двадцать первого МОП-транзистора соединяется с электродом стока двадцать второго МОП-транзистора и входным узлом четвертого инвертора, а электрод истока двадцать второго МОП-транзистора соединяется с входным узлом второй помехозащищенной схемы. Выходной узел четвертого инвертора соединяется с узлом управления второй помехозащищенной схемы и вторым входным узлом логического элемента ИЛИ;

электроды истока девятнадцатого и двадцать первого МОП-транзисторов соединяются с узлом опорного напряжения, а выходной узел логического элемента ИЛИ соединяется с блоком модуляции ШИМ.

Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что первая помехозащищенная схема включает: двадцать третий и двадцать четвертый МОП-транзисторы, электрод стока двадцать третьего МОП-транзистора соединяется с его управляющим электродом, электродом истока двадцатого МОП-транзистора и электродом стока двадцать четвертого МОП-транзистора. Управляющий электрод двадцать четвертого МОП-транзистора соединяется с выходным узлом третьего инвертора. Электроды истока двадцать третьего и двадцать четвертого МОП-транзисторов заземляются. Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что вторая помехозащищенная схема включает: двадцать пятый и двадцать шестой МОП-транзисторы, электрод стока двадцать пятого МОП-транзистора соединяется с его управляющим электродом, электродом истока двадцать второго МОП-транзистора и электродом стока двадцать шестого МОП-транзистора. Управляющий электрод двадцать шестого МОП-транзистора соединяется с выходным узлом четвертого инвертора. Электроды истока двадцать пятого и двадцать шестого МОП-транзисторов заземляются.

Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что он включает: фильтр, громкоговоритель и чип усилителя класса О с функцией ограничения коэффициента заполнения. При этом данный чип соединяется с громкоговорителем через фильтр. После очистки в фильтре, вывод высоковольтных импульсов из усилителя класса D преобразуется в звуковые сигналы, после чего они выводятся на громкоговоритель, заставляя его вибрировать и воспроизводить звуки.

В сравнении с предыдущим уровнем техники, чип усилителя класса D с функцией ограничения коэффициента заполнения и его устройство, представленные в настоящем изобретении, преобразуют входящие дифференциальные звуковые сигналы и сигналы треугольной волны, генерируемые блоком треугольной волны, в низковольтные импульсные ШИМ-сигналы посредством блока модуляции ШИМ, а после этого эти ШИМ-сигналы генерируют высоковольтные импульсы. Настоящее изобретение в реальном времени определяет коэффициент заполнения ШИМ-сигналов с помощью блока определения коэффициента заполнения. Если блок логического управления определяет, что коэффициент заполнения ШИМ-сигналов превышает максимальное значение, он остановит блок модуляции ШИМ и прекратит вывод высоковольтных импульсов из чипа усилителя класса D, что равноценно прекращению вывода звуковых сигналов из усилителя класса D. Он ограничивает амплитуду выходных звуковых сигналов и предотвращает сгорание громкоговорителя из-за ее слишком большой величины, выполняет функции ограничения звуковых сигналов и защиты громкоговорителя.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

На рисунке 1 изображена схема цепи устройства текущих усилителей класса D на предыдущем уровне техники;

На рисунке 2 изображена схема соединений усилителя класса D с функцией ограничения коэффициента заполнения в соответствии с вариантом осуществления настоящего изобретения.

На рисунке 3 изображена схема цепи блока определения коэффициента заполнения чипа усилителя класса D с функцией ограничения коэффициента заполнения в соответствии с вариантом осуществления настоящего изобретения.

На рисунке 4 изображена схема соединений блока логического управления чипа усилителя класса D с функцией ограничения коэффициента заполнения в соответствии с вариантом осуществления настоящего изобретения.

На рисунке 5 изображена временная диаграмма сигналов чипа усилителя класса D с функцией ограничения коэффициента заполнения в соответствии с вариантом осуществления настоящего изобретения.

ПОДРОБНОЕ ОПИСАНИЕ

Настоящее изобретение представляет собой чип усилителя класса D с функцией ограничения коэффициента заполнения и его устройство. В целях разъяснения и развернутого описания технического решения и преимуществ настоящего изобретения, здесь приводится дальнейшее подробное описание со ссылкой на прилагаемые чертежи и некоторые варианты осуществления настоящего изобретения. Следует понимать, что подробные варианты осуществления описанного здесь изобретения используются только для объяснения, а не для его ограничения настоящего изобретения.

Ставя целью решение проблемы сгорания громкоговорителя при превышении коэффициента заполнения сигналов ШИМ в усилителях класса D предыдущего уровня техники, настоящее изобретение представляет собой усилитель класса D с функцией ограничения коэффициента заполнения, который может прекратить вывод высоковольтных импульсов в случае, когда коэффициент заполнения ШИМ-сигналов превышает установленное максимальное значение, путем ограничения максимального коэффициента заполнения ШИМ-сигналов, что равноценно прекращению звукового вывода из усилителя класса D; данное изобретение предотвращает превышение амплитуды звуковых сигналов и сгорание громкоговорителя. При коэффициенте заполнения ШИМ-сигналов меньше установленного максимума, вывод высоковольтных импульсов из чипа усилителя класса D включается или поддерживается, что обеспечивает штатную работу усилителя класса D.

Согласно рисунку 2, усилитель класса D с функцией ограничения коэффициента заполнения включает: фильтр, громкоговоритель и чип усилителя класса D с функцией ограничения коэффициента заполнения 10. Чип усилителя класса D 10 соединяется с громкоговорителем через фильтр. Чип усилителя класса D 10 включает блок модуляции ШИМ 100, блок определения коэффициента заполнения 200, блок логического управления 300 и блок треугольной волны 400. Блок модуляции ШИМ 100, блок определения коэффициента заполнения 200 и блок логического управления 300 последовательно соединяются друг с другом, а блок треугольной волны 400 соединяется с блоком модуляции ШИМ 100, а блок логического управления 300 подсоединяется к нему же. Блок модуляции ШИМ 100 преобразует входные дифференциальные звуковые сигналы и сигналы в виде треугольной волны, генерируемые блоком треугольной волны, в низковольтные импульсные ШИМ-сигналы и заставляет эти низковольтные ШИМ-сигналы генерировать высоковольтные импульсы, за чем следует фильтрация посредством фильтра и преобразование в звуковой сигнал, выводимый на громкоговоритель, что приводит к его вибрации и произведению звуков. Во время работы блока модуляции ШИМ 100, блок определения коэффициента заполнения 200 в реальном времени определяет коэффициент заполнения ШИМ-сигналов. Когда блок логического управления 300 определяет, что коэффициент заполнения превышает максимальное значение, он останавливает работу блока модуляции ШИМ 100 и отключает вывод высоковольтных импульсов из чипа усилителя класса D, что приравнивается к отключению звукового вывода из усилителя класса D и предотвращает сгорание громкоговорителя из-за слишком высокой амплитуды выходных звуковых сигналов; при коэффициенте заполнения ШИМ-сигналов меньше максимального значения, блок логического управления 300 не включается и, следовательно, блок модуляции ШИМ 100 работает штатно, обеспечивая нормальный вывод звуковых сигналов. При этом блок треугольной волны 400 относится к современной технологии и, таким образом, здесь полностью не описывается.

Следует понимать, что дифференциальные звуковые сигналы входят в блок модуляции ШИМ 100 по двум маршрутам. Блок модуляции ШИМ 100 включает первый резистор R1, второй резистор R2, третий резистор R3, четвертый резистор R4, первый усилитель AMP, первый компаратор СМР1, второй компаратор СМР2, первую и вторую управляющие схемы. Узел положительного входного импульса усилителя AMP соединяется с первым входным узлов А для прохождения дифференциальных звуковых сигналов через резистор R1 (предназначен для ввода дифференциальных звуковых сигналов), а также с выходным узлом первой управляющей схемы через резистор R3. Противоположный входной узел первого усилителя AMP соединяется со вторым входным узлом В для прохождения дифференциальных звуковых сигналов через второй резистор R2, а также с выходным узлом второй управляющей схемы через резистор R4. Узел положительного выходного импульса первого усилителя AMP соединяется с противоположным входным узлом первого компаратора СМР1, а узел отрицательного выходного импульса первого усилителя AMP соединяется с противоположным входным узлом второго компаратора СМР2. Узлы положительных входных импульсов первого компаратора СМР1 и второго компаратора СМР2 соединяются с выходным узлом блока треугольной волны (предназначен для приема сигналов в виде треугольной волны). Выходной узел первого компаратора СМР1 соединяется с входным узлом первой управляющей схемы и блоком определения коэффициента заполнения 200, а выходной узел второго компаратора СМР2 соединяется с входным узлом второй управляющей схемы и блоком определения коэффициента заполнения 200. Выходные узлы первой (т.е. первый выходной узел С чипа усилителя класса D 10) и второй (т.е. второй выходной узел D чипа усилителя класса D 10) управляющих схем представляют собой узлы выхода чипа усилителя класса D 10, и оба соединяются с фильтром. Узлы управления первой и второй управляющих схем соединяются с выходным узлом блока логического управления 300.

Первый усилитель AMP блока модуляции ШИМ 100 усиливает дифференциальные звуковые сигналы и выводит sp- и sn-сигналы обратной формы, sp- и sn-сигналы компарируются с сигналами треугольной волны с постоянной входной частотой посредством первого СМР1 и второго СМР2 компараторов по отдельности, а затем выводятся два маршрута сигналов ШИМ с взаимодополняющими коэффициентами заполнения (низковольтные импульсы), т.е. p-ШИМ- и n-ШИМ-сигналы (если коэффициент заполнения p-ШИМ-сигналов составляет 60%, то n-ШИМ - 40%). Первая и вторая управляющие схемы соответственно обрабатывают положительные и отрицательные ШИМ-сигналы и генерируют два маршрута по высоковольтным импульсам, которые затем проходят через фильтр и перед попаданием в громкоговоритель распределяются на две группы по звуковым сигналам. В настоящем варианте осуществления, блок определения коэффициента заполнения 200 применяется для определения коэффициентов заполнения положительных и отрицательных ШИМ-сигналов.

В некоторых вариантах, блок определения коэффициента заполнения 200 принимает заданный ток для зарядки и разрядки конденсатора и определяет коэффициент заполнения ШИМ-сигналов по коэффициенту зарядного и разрядного токов. Так, установленный максимальный коэффициент заполнения можно выразить через ток как Iразряд/(Iзаряд+Iразряд), где Iзаряд - это зарядный ток конденсатора, а Iразряд - его разрядный ток. Блок определения коэффициента заполнения 200 преобразует высокий и низкий электрические уровни ШИМ-сигналов в зарядный и разрядный токи конденсатора, таким образом, определяя коэффициент заполнения.

Согласно рисунку 3, для преобразования между коэффициентом заполнения и электрическими токами, блок определения коэффициента заполнения 200 включает модуль токового зеркала и модуль управления зарядом-разрядом 201. Модуль управления зарядом-разрядом 201 соединяется с модулем токового зеркала, блоком логического управления, а также с выходными узлами первого СМР1 и второго СМР2 компараторов в блоке модуляции ШИМ. Модуль токового зеркала использует технологию источника с токовым зеркалом. Исходя их установленного коэффициента, он преобразует ток смещения Iсмещ в зарядный и разрядный, а затем направляет их в модуль управления зарядом-разрядом 201. После этого блок 201 отправляет соответствующие команды на заряд и разряд следом за ШИМ-сигналами, генерируемыми блоком модуляции ШИМ, и преобразует зарядный и разрядный токи, выходящие из модуля токового зеркала, в соответствующие значения напряжения конденсатора, и направляет их в блок логического управления 300. Блок логического управления 300 определяет значения коэффициента заполнения ШИМ-сигналов и сравнивает его с установленным максимальным значением, основываясь на напряжениях заряда и разряда.

При этом модуль токового зеркала включает: первый М1, второй М2, третий М3, четвертый М4, пятый М5, шестой М6, седьмой М7, восьмой М8, девятый М9, десятый М10, одиннадцатый М11, двенадцатый М12, тринадцатый М13 и четырнадцатый М14 МОП-транзисторы. Первый МОП-транзистор М1, второй М2, третий М3, четвертый М4, пятый М5, шестой М6, седьмой М7, восьмой М8 являются транзисторами n-МОП, в то время как девятый М9, десятый М10, одиннадцатый М11, двенадцатый М12, тринадцатый М13, четырнадцатый М14 являются транзисторами p-МОП.

Управляющий электрод первого МОП-транзистора М1 соединяется с электродом стока первого МОП-транзистора М1, управляющими электродами третьего МОП-транзистора М3, пятого МОП-транзистора М5 и седьмого МОП-транзистора М7. Электрод истока первого МОП-транзистора М1 соединяется с электродом стока второго МОП-транзистора М2, управляющими электродами второго М2, четвертого М4, шестого М6 и восьмого М8 МОП-транзисторов. Электрод истока третьего МОП-транзистора М3 соединяется с электродом стока четвертого МОП-транзистора М4. Электрод истока пятого МОП-транзистора М5 соединяется с электродом стока шестого МОП-транзистора М6. Электрод истока седьмого МОП-транзистора М7 соединяется с электродом стока восьмого МОП-транзистора М8. Электрод истока третьего МОП-транзистора М3 соединяется с электродом стока четвертого МОП-транзистора М4. Электрод истока пятого МОП-транзистора М5 соединяется с электродом стока шестого МОП-транзистора М6. Электрод истока седьмого МОП-транзистора М7 соединяется с электродом стока восьмого МОП-транзистора М8, в то время как электроды истока второго, четвертого, шестого и восьмого МОП-транзисторов (М2, М4, М6, М8) заземляются; электрод стока третьего МОП-транзистора М3 соединяется с электродами стока десятого М10, двенадцатого М12 и четырнадцатого М14 МОП-транзисторов. Электрод истока десятого МОП-транзистора М10 соединяется с электродом стока девятого МОП-транзистора М9, управляющими электродами девятого М9, одиннадцатого М11 и тринадцатого М13 МОП-транзисторов. Электрод истока двенадцатого МОП-транзистора М12 соединяется с электродом стока одиннадцатого МОП-транзистора М11. Электрод истока четырнадцатого МОП-транзистора М14 соединяется с электродом стока тринадцатого МОП-транзистора М13. Электроды истока девятого, одиннадцатого и тринадцатого МОП-транзисторов (М9, М11 и М13) соединяются с узлом опорного напряжения VREF; электрод стока двенадцатого МОП-транзистора М12 соединяется с первым входным узлом 1 модуля управления зарядом-разрядом 201. Электрод стока пятого МОП-транзистора М5 соединяется с первым выходным узлом 5 модуля управления зарядом-разрядом 201. Электрод стока седьмого МОП-транзистора М7 соединяется со вторым выходным узлом 6 модуля управления зарядом-разрядом 201.

Ток смещения (Iсмещ) генерируется схемой смещения, которая является настоящей структурой и относится к предыдущему уровню техники и, таким образом, не будет подробно описан здесь. Настоящий вариант осуществления изобретения использует ток Iсмещ в качестве источника для зарядного и разрядного токов. Согласно первому установленному коэффициенту, посредством первого МОП-транзистора М1 и второго транзистора М2 ток смещения Iсмещ отзеркаливается на третий М3 и четвертый М4 МОП-транзистор, пятый М5 и шестой М6 МОП-транзистор, седьмой М7 и восьмой М8 МОП-транзистор. Токи выходят из третьего М3 и четвертого М4 МОП-транзистора и проходят через девятый М9 и десятый М10 МОП-транзистор, отзеркаливаются на одиннадцатый М11 и двенадцатый М12 МОП-транзистор, так же, как и в случае с тринадцатым М13 и четырнадцатым М14 МОП-транзистором согласно второму установленному коэффициенту. Первый и второй установленные коэффициенты определяются шириной (Ш) и длиной (Д) соответствующего МОП-транзистора, которые можно вычислить по известной формуле, и относятся к предыдущему уровню техники. Таким образом, они не буду подробно описаны в настоящем документе.

Тем временем, ток смещения Iсмещ (обладает определенным высоким напряжением) проходит с первого МОП-транзистора М1 по восьмой МОП-транзистор М8. Эти МОП-транзисторы составляют схему разряда, ожидая команды на разряд от модуля управления зарядом-разрядом 201. Проводимость и заземление третьего МОП-транзистора М3 и четвертого МОП-транзистора М4 понижают электрический уровень управляющего электрода десятого МОП-транзистора М10 и, следовательно, ток проходит по девятому МОП-транзистору М9 и с одиннадцатого МОП-транзистора М11 по четырнадцатый МОП-транзистор М14, включает узел опорного напряжения VREF, и МОП-транзисторы с девятого М9 по четырнадцатый М14 составляют схему заряда, ожидая команды на заряд от модуля управления зарядом и разрядом 201.

При этом модуль управления зарядом и разрядом 201 включает первый инвертор NOT1, второй инвертор NOT2, первый конденсатор С1, второй конденсатор С2, пятнадцатый МОП-транзистор М15, шестнадцатый МОП-транзистор М16, семнадцатый МОП-транзистор М17 и восемнадцатый МОП-транзистор М18; пятнадцатый МОП-транзистор М15 и семнадцатый МОП-транзистор М17 являются транзисторами p-МОП. Шестнадцатый МОП-транзистор М16 и восемнадцатый МОП-транзистор М18 являются транзисторами n-МОП. Единицей емкости первого конденсатора С1 и второго конденсатора С2 является пФ.

Входной узел первого инвертора NOT1 (т.е. третий входной узел 3 модуля управления зарядом и разрядом 201) соединяется с выходным узлом первого компаратора СМР1 блока модуляции ШИМ 100. Выходной узел первого инвертора NOT1 соединяется с управляющими электродами пятнадцатого МОП-транзистора М15 и шестнадцатого МОП-транзистора М16. Электрод истока пятнадцатого МОП-транзистора М15 (т.е. первый входной узел 1 модуля управления зарядом и разрядом 201) соединяется с электродом стока двенадцатого МОП-транзистора М12. Электрод истока шестнадцатого МОП-транзистора М16 (т.е. первый выходной узел 5 модуля управления зарядом и разрядом 201) соединяется с электродом стока пятого МОП-транзистора М5. Один конец первого конденсатора С1 (т.е. третий выходной узел 7 модуля управления зарядом и разрядом 201) соединяется с электродами стока пятнадцатого МОП-транзистора М15 и шестнадцатого МОП-транзистора М16, а другой конец первого конденсатора С1 заземляется.

Входной узел второго инвертора NOT2 (т.е. четвертый входной узел 4 модуля управления зарядом и разрядом 201) соединяется с выходным узлом второго компаратора СМР2 блока модуляции ШИМ 100. Выходной узел второго инвертора NOT2 соединяется с управляющими электродами семнадцатого МОП-транзистора М17 и восемнадцатого МОП-транзистора М18. Электрод истока семнадцатого МОП-транзистора М17 (т.е. второй входной узел 2 модуля управления зарядом и разрядом 201) соединяется с электродом стока четырнадцатого МОП-транзистора М14. Электрод истока восемнадцатого МОП-транзистора М18 (т.е. второй выходной узел 6 модуля управления зарядом и разрядом 201) соединяется с электродом стока седьмого МОП-транзистора М7. Один конец второго конденсатора С2 (т.е. четвертый выходной узел 8 модуля управления зарядом и разрядом 201) соединяется с электродами стока семнадцатого МОП-транзистора М17 и восемнадцатого МОП-транзистора М18. Другой конец второго конденсатора С2 заземляется.

В настоящем варианте осуществления изобретения, схема состоит из первого инвертора NOT1, первого конденсатора С1, пятнадцатого МОП-транзистора М15 и шестнадцатого МОП-транзистора М16 и выражает коэффициент заполнения p-ШИМ-сигналов в виде зарядного и разрядного токов. Подробный принцип работ заключается в следующем: если p-МОП-сигнал находится на высоком электрическом уровне, первый инвертор NOT1 выводит сигнал на низком электрическом уровне и пропускает ток через пятнадцатый МОП-транзистор М15, при этом отключая шестнадцатый МОП-транзистор М16. Зарядный ток Iзаряд, подаваемый одиннадцатым МОП-транзистором М11 и двенадцатым МОП-транзистором М12, после отзеркаливания тока смещения Iсмещ поочередно проходит через одиннадцатый МОП-транзистор М11, двенадцатый МОП-транзистор М12 и пятнадцатый МОП-транзистор М15 и заряжает первый конденсатор С1; для начала заряда напряжение CP первого конденсатора С1 постепенно возрастает. Если p-ШИМ-сигналы находятся на низком электрическом уровне, первый инвертор NOT1 выводит сигнал на высоком электрическом уровне и пропускает ток через шестнадцатый МОП-транзистор М16, при этом отключая пятнадцатый МОП-транзистор М15. Разрядный ток Iразряд (подаваемый пятым МОП-транзистором М5 и шестым МОП-транзистором М6), выходящий из первого конденсатора С1, проходит через шестнадцатый МОП-транзистор М16, пятый МОП-транзистор М5 и шестой МОП-транзистор М6 и заземляется, начиная разрядку. Напряжение CP первого конденсатора С1 постепенно падает.

Соответственно, в данном варианте осуществления изобретения, схема состоит из второго инвертера NOT2, второго конденсатора С2, семнадцатого МОП-транзистора М17 и восемнадцатого МОП-транзистора М18 и выражает коэффициент заполнения n-ШИМ-сигналов в виде зарядного и разрядного токов; принцип работы аналогичен p-ШИМ-сигналам. Следует ссылаться на p-ШИМ-сигналы, описанные выше в конкретных вариантах. Подробное описание приводиться не будет.

Следует понимать, что то, сможет ли напряжение CP конденсатора возрасти до самого высокого значения (близко к значению напряжения VVREF источника опорного напряжения VREF) во время процесса зарядки, зависит от коэффициента зарядного и разрядного токов и объема коэффициента заполнения p-ШИМ-сигналов. Если зарядный и разрядный токи равны, первый конденсатор С1 будет заряжаться вплоть до наивысшего значения напряжения до тех пор, пока коэффициент заполнения выше 50%; если коэффициент заполнения ниже 50%, первый конденсатор С1 будет разряжаться до достижения низшего напряжения.

Если зарядный и разрядный токи неравны, предположим, что зарядный ток - это Iзаряд, а разрядный ток - Iразряд. Критическая точка определяемого коэффициента заполнения (т.е. установленный максимальный коэффициент заполнения) рассчитывается как Iразряд/(Iзаряд+Iразряд). Когда напряжение CP первого конденсатора С1 и напряжение CN второго конденсатора С2 подаются на блок логического управления, обычно коэффициент заполнения выше 50% можно определить, только если разрядный ток сильнее зарядного тока; в противном случае, если разрядный ток слабее зарядного, можно определить коэффициент заполнения только меньше 50%. В таком случае, чип усилителя класса D 10 не будет выводить сигналы. Благодаря взаимодополнению коэффициентов заполнения p-ШИМ- и n-ШИМ-сигналов, всегда имеется один коэффициент, превышающий 50%, что приводит к тому, что блок логического управления 300 обеспечивает вывод сигнала EN. Имеется возможность регулировки максимального коэффициента заполнения для определения посредством регулировки коэффициента зарядного и разрядного токов.

Напряжение CP первого конденсатора С1 и напряжение CN второго конденсатора С2 вводится в блок логического управления 300 для дальнейшей оценки. Согласно рисунку 4, блок логического управления 300 включает: первую помехозащищенную схему 301, вторую помехозащищенную схему 302, третий инвертор NOT3, четвертый инвертор NOT4, логический элемент ИЛИ, девятнадцатый МОП-транзистор М19, двадцатый МОП-транзистор М20, двадцать первый МОП-транзистор М21 и двадцать второй МОП-транзистор М22. Девятнадцатый МОП-транзистор М19 и двадцать первый МОП-транзистор М21 являются транзисторами p-МОП. Двадцатый МОП-транзистор М20 и двадцать второй МОП-транзистор М22 являются транзисторами n-МОП.

Управляющий электрод девятнадцатого МОП-транзистора М19 соединяется с управляющим электродом двадцатого МОП-транзистора М20 и одним концом первого конденсатора С1 в модуле управления зарядом и разрядом 201. Электрод стока девятнадцатого МОП-транзистора М19 соединяется с электродом стока двадцатого МОП-транзистора М20 и входным узлом третьего инвертора NOT3. Электрод истока двадцатого МОП-транзистора М20 соединяется с входным узлом 1 первой помехозащищенной схемы 301. Выходной узел третьего инвертора NOT3 соединяется с узлом управления 2 первой помехозащищенной схемы 301 и первым входным узлом логического элемента ИЛИ.

Управляющий электрод двадцать первого МОП-транзистора М21 соединяется с управляющим электродом двадцать второго МОП-транзистора М22 и одним концом второго конденсатора С2 в модуле управления зарядом-разрядом 201. Электрод стока двадцать первого МОП-транзистора М21 соединяется с электродом стока двадцать второго МОП-транзистора М22 и входным модулем четвертого инвертора NOT4. Электрод истока двадцать второго МОП-транзистора М22 соединяется с входным модулем 3 второй помехозащищенной схемы 302. Выходной модуль четвертого инвертора NOT4 соединяется с узлом управления 4 второй помехозащищенной схемы 302 и вторым входным узлом логического элемента ИЛИ.

Оба электрода истока девятнадцатого МОП-транзистора М19 и двадцать первого МОП-транзистора М21 соединяются с исходным узлом опорного напряжения VREF. Выходной узел логического элемента ИЛИ соединяется с узлом управления первой и второй управляющей схемы, первого СМР1 и второго СМР2 компаратора, и узлом управления первого усилителя AMP в блоке модуляции ШИМ.

В настоящем варианте осуществления изобретения, обратное напряжение двадцатого и двадцать второго МОП-транзистора М20 и М22 установлено на VVREF/2. Когда напряжение CP первого конденсатора С1 или напряжение CN второго конденсатора С2 находится на высоком электрическом уровне и превышает VVREF/2, то либо двадцатый МОП-транзистор М20, либо двадцать второй МОП-транзистор М22 будут проводить ток и, в итоге, выводить сигнал EN на высоком электрическом уровне, тем самым выключая первую и вторую управляющие схемы, первый СМР1 и второй СМР2 компаратор и первый усилитель AMP, а затем останавливая вывод звуковых сигналов с относительно большой амплитудой во избежание сгорания громкоговорителя.

При этом первая помехозащищенная схема 301 включает двадцать третий МОП-транзистор М23 и двадцать четвертый МОП-транзистор М24. Электрод стока двадцать третьего МОП-транзистора М23 (т.е. входной узел 1 первой помехозащищенной схемы 301) соединяется с управляющим электродом двадцать третьего МОП-транзистора М23, электродом истока двадцатого МОП-транзистора М20 и электродом стока двадцать четвертого МОП-транзистора М24. Управляющий электрод двадцать четвертого МОП-транзистора М24 (т.е. узел управления 2 первой помехозащищенной схемы 301) соединяется с выходным узлом третьего инвертора NOT3. Оба электрода истока двадцать третьего МОП-транзистора М23 и двадцать четвертого МОП-транзистора М24 заземляются.

Соответственно, вторая помехозащищенная схема 302 включает двадцать пятый МОП-транзистор М25 и двадцать шестой МОП-транзистор М26; электрод стока двадцать пятого МОП-транзистора М25 (т.е. входной узел 3 второй помехозащищенной схемы 302) соединяется с управляющим электродом двадцать пятого МОП-транзистора М25, электродом истока двадцать второго МОП-транзистора М22 и электродом стока двадцать шестого МОП-транзистора М26; управляющий электрод двадцать шестого МОП-транзистора М26 (т.е. узел управления 4 второй помехозащищенной схемы 302) соединяется с выходным узлом четвертого инвертора NOT4; оба электрода истока двадцать пятого МОП-транзистора М25 и двадцать шестого МОП-транзистора М26 заземляются.

В настоящем варианте осуществления изобретения, когда напряжение CP первого конденсатора С1 находится на низком электрическом уровне, девятнадцатый МОП-транзистор М19 проводит ток и выводит сигнал высокого электрического уровня, который проходит через третий инвертор NOT3 и преобразуется в обратный, а затем выводится на логический элемент ИЛИ на низком электрическом уровне; результаты вывода логического элемента ИЛИ определяются выводом четвертого инвертора NOT4. Когда любой из вводов логического элемента ИЛИ находится на высоком электрическом уровне, он выводит сигнал высокого электрического уровня; только когда оба ввода находятся на низком электрическом уровне, будет выводиться сигнал низкого электрического уровня.

Когда напряжение CP первого конденсатора С1 находится на высоком электрическом уровне и превышает VVREF/2, по двадцатому МОП-транзистору М20 проходит ток. В связи с соединением управляющего электрода двадцать третьего МОП-транзистора М23 с его электродом стока, двадцать третий МОП-транзистор М23 аналогичен диоду (с перепадом напряжения 0,7 В), в котором анод соединяется с электродом истока двадцатого МОП-транзистора М20, а катод заземляется. Таким образом, когда по двадцатому МОП-транзистору М20 проходит ток, по диоду (т.е. двадцать третьему МОП-транзистору М23) также проходит ток, а ток входного модуля третьего инвертора NOT3 снижается. Затем третий инвертор NOT3 выводит сигнал высокого электрического уровня на логический элемент ИЛИ, а он в свою очередь также выводит сигнал высокого уровня. В то же время, третий инвертор NOT3 выводит сигнал высокого уровня и контролирует работу двадцать четвертого МОП-транзистора М24, который замыкает двадцать третий МОП-транзистор М23, пока напряжение конденсатора CP находится на высоком электрическом уровне. Затем третий инвертор NOT3 продолжает выводить сигнал высокого электрического уровня, что эффективно решает проблему волнообразного колебания напряжения конденсатора CP либо неустойчивого вывода из-за возникновения помех.

Принцип работы второй помехозащищенной схемы 302 аналогичен принципу работы первой схемы 301, поэтому повторно не описывается.

Чтобы сократить количество любых ошибочных оценок, схема задержки может быть добавлена после логического элемента ИЛИ, т.е. выходной узел логического элемента ИЛИ соединяется с входным узлом схемы задержки, а ее выходной узел соединяется с узлами управления первой и второй управляющей схемы, первого СМР1 и второго СМР2 компаратора, и первого усилителя AMP, что обеспечивает задержку сигналов EN на высоком электрическом уровне в течение 100 мс перед выводом. Схема задержки относится к современной технике, имеет множество способов реализации, так как она может обеспечивать задержку сигналов EN на высоком электрическом уровне в течение определенного времени перед выводом. Поэтому ее детальная конструкция не будет ограничиваться в настоящем документе.

Ссылаясь на рисунок 5, можно смоделировать форму волны в чипе усилителя класса D, допуская, что коэффициент заполнения p-ШИМ-сигналов составляет 70%. Высокий электрический уровень p-ШИМ-сигналов поддерживается в течение относительно долгого времени, следовательно, время заряда первого конденсатора С1 (т.е. время высокого электрического уровня p-ШИМ-сигналов) больше, чем время разряда (т.е. время низкого электрического уровня p-ШИМ-сигналов). В настоящем варианте осуществления изобретения, Iразряд/Iзаряд=2 означает, что установленный максимальный коэффициент заполнения по определению составляет 66,7%. Таким образом, когда вводится p-ШИМ-сигнал с коэффициентом заполнения 70%, максимальное значение, которого может достичь напряжение конденсатора CP, равно VVREF. Так как коэффициент заполнения n-ШИМ-сигналов и p-ШИМ-сигналов составляет 100%, то коэффициент заполнения n-ШИМ-сигналов равен 30%. Конечное значение напряжения конденсатора CN равно нулю. Напряжение конденсатора CP и напряжение конденсатора CN вводятся в блоки логического управления, а затем выводится сигнал l5_out. После определенной задержки времени, электрический уровень сигнала l5_out меняется с низкого на высокий, таким образом, выводится сигнал EN на высоком электрическом уровне. Тем самым, вывод высоковольтных импульсов прекращается, и обеспечивается защита громкоговорителя.

Кроме того, когда амплитуда дифференциальных звуковых сигналов слишком высокая, входные конденсаторы (т.е. два конденсатора, соединяющиеся сразу после ввода дифференциальных звуковых сигналов на рисунке 2) могут быть закорочены на землю. Усилитель класса D с функцией ограничения коэффициента заполнения может прекращать вывод чипов усилителя класса D и обеспечивать защиту громкоговорителя, когда амплитуда дифференциальных звуковых сигналов слишком большая. Следовательно, когда входные конденсаторы закорачиваются на землю, вывод чипа усилителя класса D также может быть прекращен. Таким образом, усилитель класса D также может обнаруживать нештатные ситуации закороченных входных конденсаторов.

В заключение, в чипах усилителей класса D с функцией ограничения коэффициента заполнения, описанных в настоящем изобретении, и их устройстве, исходя из принципа, что амплитуда звуковых сигналов на выходе пропорциональна коэффициенту заполнения ШИМ-сигналов, при определении того, что коэффициент заполнения ШИМ-сигналов превышает установленный максимальный коэффициент заполнения, путем определения коэффициента заполнения ШИМ-сигналов в реальном времени, блок модуляции ШИМ прекращает работу, а вывод высоковольтных импульсов из чипов усилителя класса D останавливается, таким образом, звуковой вывод из усилителя класса D также останавливается. В то же время, ограничение вывода со слишком большим коэффициентом заполнения равноценно ограничению вывода звуковых сигналов с чрезмерно большой амплитудой. Тем самым, это предотвращает сгорание громкоговорителя из-за звуковых сигналов со слишком большой амплитудой. Когда коэффициент заполнения ШИМ-сигналов меньше установленного максимального коэффициента заполнения, звуковой вывод усилителя класса D включается или поддерживается, что обеспечивает штатную работу усилителя класса D.

Кроме всего прочего, усилитель класса D также может обнаруживать нештатные ситуации, такие как: входной конденсатор закорочен на землю. Следует понимать, что заявка на настоящее изобретение не ограничена вышеперечисленными примерами. Средний специалист в данной области техники может улучшить или изменить устройство в соответствии с описанием, представленным выше. Все улучшения и модификации должны находиться в рамках объема правовой охраны в прилагаемой формуле настоящего изобретения.

1. Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что он включает:
блок треугольной волны, предназначенный для генерирования сигналов в виде треугольной волны,
блок модуляции ШИМ, предназначенный для преобразования входных дифференциальных звуковых сигналов и сигналов в виде треугольной волны, генерируемых блоком треугольной волны, в низковольтные импульсные ШИМ-сигналы, передачи этих ШИМ-сигналов и генерирования высоковольтных импульсов;
блок определения коэффициента заполнения, предназначенный для определения коэффициента заполнения ШИМ-сигналов, генерируемых блоком модуляции ШИМ, в реальном времени;
блок логического управления, предназначенный для управления остановкой блока модуляции ШИМ в случае, если коэффициент заполнения ШИМ-сигналов превышает установленное максимальное значение.

2. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 1, отличающийся тем, что блок модуляции ШИМ включает первый, второй, третий, четвертый резисторы, первый усилитель, первый и второй компараторы, первую и вторую управляющие схемы; узел положительного входного импульса первого усилителя соединяется с первым входным узлом для дифференциальных звуковых сигналов через первый резистор, а также соединяется с выходным узлом первой управляющей схемы через третий резистор, а противоположный входной узел первого усилителя соединяется со вторым входным узлом для дифференциальных звуковых сигналов через второй резистор, так же как и выходной узел второй управляющей схемы через четвертый резистор; узел положительного выходного импульса первого усилителя соединяется с противоположным входным узлом первого компаратора; узел отрицательного выходного импульса первого усилителя соединяется с противоположным входным узлом второго компаратора; узлы входа положительных импульсов первого и второго компараторов соединяются с выходным узлом блока треугольной волны; выходной узел первого компаратора соединяется с входным узлом первой управляющей схемы и блоком определения коэффициента заполнения; выходной узел второго компаратора соединяется с входным узлом второй управляющей схемы и блоком определения коэффициента заполнения; оба выходных узла первой и второй управляющих схем представляют собой выходной узел усилителя класса D; оба узла управления первой и второй управляющих схем соединяются с блоком логического управления.

3. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 1, отличающийся тем, что блок логического управления включает: первую и вторую помехозащищенные схемы, третий и четвертый инверторы, логический элемент ИЛИ, девятнадцатый, двадцатый, двадцать первый и двадцать второй МОП-транзисторы; управляющий электрод девятнадцатого МОП-транзистора соединяется с управляющим электродом двадцатого МОП-транзистора и модулем управления зарядом-разрядом; электрод стока девятнадцатого МОП-транзистора соединяется с электродом стока двадцатого МОП-транзистора и входным узлом третьего инвертора; электрод истока двадцатого МОП-транзистора соединяется с входным узлом первой помехозащищенной схемы, а выходной узел третьего инвертора - с узлом управления первой помехозащищенной схемы и первым входным узлом логического элемента ИЛИ;
управляющий электрод двадцать первого МОП-транзистора соединяется с управляющим электродом двадцать второго МОП-транзистора и модулем управления зарядом-разрядом; электрод стока двадцать первого МОП-транзистора соединяется с электродом стока двадцать второго МОП-транзистора и входным узлом четвертого инвертора; электрод истока двадцать второго МОП-транзистора соединяется с входным узлом второй помехозащищенной схемы; выходной узел четвертого инвертора соединяется с узлом управления второй помехозащищенной схемы и вторым входным узлом логического элемента ИЛИ;
электроды истока девятнадцатого и двадцать первого МОП-транзисторов соединяются с узлом опорного напряжения, а выходной узел логического элемента ИЛИ соединяется с блоком модуляции ШИМ.

4. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 3, отличающийся тем, что первая помехозащищенная схема включает: двадцать третий и двадцать четвертый МОП-транзисторы, электрод стока двадцать третьего МОП-транзистора соединяется с его управляющим электродом, электродом истока двадцатого МОП-транзистора и электродом стока двадцать четвертого МОП-транзистора; управляющий электрод двадцать четвертого МОП-транзистора соединяется с выходным узлом третьего инвертора; электроды истока двадцать третьего и двадцать четвертого МОП-транзисторов заземляются.

5. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 3, отличающийся тем, что вторая помехозащищенная схема включает: двадцать пятый и двадцать шестой МОП-транзисторы, электрод стока двадцать пятого МОП-транзистора соединяется с его управляющим электродом, электродом истока двадцать второго МОП-транзистора и электродом стока двадцать шестого МОП-транзистора; управляющий электрод двадцать шестого МОП-транзистора соединяется с выходным узлом четвертого инвертора; электроды истока двадцать пятого и двадцать шестого МОП-транзисторов заземляются.

6. Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что он включает:
блок треугольной волны, предназначенный для генерирования сигналов в виде треугольной волны;
блок модуляции ШИМ, предназначенный для преобразования входных дифференциальных звуковых сигналов и сигналов в виде треугольной волны, генерируемых блоком треугольной волны, в низковольтные импульсные ШИМ-сигналы, передачи этих ШИМ-сигналов и генерирования высоковольтных импульсов;
блок определения коэффициента заполнения, предназначенный для определения коэффициента заполнения ШИМ-сигналов, генерируемых блоком модуляции ШИМ, в реальном времени;
блок логического управления, предназначенный для управления остановкой блока модуляции ШИМ в случае, если коэффициент заполнения ШИМ-сигналов превышает установленное максимальное значение;
причем блок определения коэффициента заполнения включает:
модуль токового зеркала, предназначенный для преобразования входного тока смещения в зарядный и разрядный ток согласно установленному коэффициенту для последующей передачи в модуль управления зарядом-разрядом;
модуль управления зарядом-разрядом, предназначенный для вывода команд заряда-разряда согласно ШИМ-сигналам, генерируемым блоком модуляции ШИМ, преобразует зарядный и разрядный ток из модуля токового зеркала в соответствующее напряжение на конденсаторе, а затем передает их на блок логического управления.

7. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 6, отличающийся тем, что он включает: модуль токового зеркала, включающий: первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый МОП-транзисторы;
управляющий электрод первого МОП-транзистора соединяется с электродом стока этого же транзистора, управляющими электродами третьего, пятого и седьмого МОП-транзисторов; электрод истока первого МОП-транзистора соединяется с электродом стока второго МОП-транзистора, управляющими электродами второго, четвертого, шестого, восьмого МОП-транзисторов; электрод истока третьего МОП-транзистора соединяется с электродом стока четвертого МОП-транзистора, электрод истока пятого МОП-транзистора соединяется с электродом стока шестого МОП-транзистора; а электрод истока седьмого МОП-транзистора - с электродом стока восьмого МОП-транзистора, при этом электроды истока второго, четвертого, шестого и восьмого МОП-транзисторов заземляются;
электрод стока третьего МОП-транзистора соединяется с электродом стока десятого МОП-транзистора, управляющими электродами десятого, двенадцатого и четырнадцатого МОП-транзисторов, электрод истока десятого МОП-транзистора соединяется с электродом стока девятого МОП-транзистора, управляющими электродами девятого, одиннадцатого и тринадцатого МОП-транзисторов; электрод истока двенадцатого МОП-транзистора соединяется с электродом стока одиннадцатого МОП-транзистора; электрод истока четырнадцатого МОП-транзистора соединяется с электродом стока тринадцатого МОП-транзистора; а электроды истока девятого, одиннадцатого и тринадцатого МОП-транзисторов соединяются с узлом опорного напряжения; электрод стока двенадцатого МОП-транзистора соединяется с первым входным узлом модуля управления зарядом-разрядом, а электрод стока четырнадцатого МОП-транзистора соединяется со вторым входным узлом этого модуля; электрод стока пятого МОП-транзистора соединяется с первым выходным узлом модуля управления зарядом-разрядом, а электрод стока седьмого МОП-транзистора - со вторым выходным узлом модуля управления зарядом-разрядом.

8. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 6, отличающийся тем, что первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой МОП-транзисторы представляют собой транзисторы типа n-МОП; девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый МОП-транзисторы представляют собой транзисторы типа p-МОП.

9. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 6, отличающийся тем, что модуль управления зарядом-разрядом включает: первый и второй инверторы, первый и второй конденсаторы, пятнадцатый, шестнадцатый, семнадцатый и восемнадцатый МОП-транзисторы; входной узел первого инвертора соединяется с блоком модуляции ШИМ, а его выходной узел - с управляющими электродами пятнадцатого и шестнадцатого МОП-транзисторов; электрод истока пятнадцатого МОП-транзистора соединяется с электродом стока двенадцатого МОП-транзистора; электрод истока шестнадцатого МОП-транзистора - с электродом стока пятого; один конец первого конденсатора соединяется с электродами стока пятнадцатого и шестнадцатого МОП-транзисторов, в то время как другой конец конденсатора заземляется;
входной узел второго инвертора соединяется с блоком модуляции ШИМ, а выходной узел - с управляющими электродами семнадцатого и восемнадцатого МОП-транзисторов; электрод истока семнадцатого МОП-транзистора соединяется с электродом стока четырнадцатого МОП-транзистора, а электрод истока восемнадцатого МОП-транзистора - с электродом стока седьмого; один конец второго конденсатора соединяется с электродами стока семнадцатого и восемнадцатого МОП-транзисторов, в то время как другой конец конденсатора заземляется.

10. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 6, отличающийся тем, что блок логического управления включает: первую и вторую помехозащищенные схемы, третий и четвертый инверторы, логический элемент ИЛИ, девятнадцатый, двадцатый, двадцать первый и двадцать второй МОП-транзисторы; управляющий электрод девятнадцатого МОП-транзистора соединяется с управляющим электродом двадцатого МОП-транзистора и узлом управления зарядом-разрядом; электрод стока девятнадцатого МОП-транзистора соединяется с электродом стока двадцатого МОП-транзистора и входным узлом третьего инвертора; электрод истока двадцатого МОП-транзистора соединяется с входным узлом первой помехозащищенной схемы, а выходной узел третьего инвертора - с узлом управления первой помехозащищенной схемы и первым входным узлом логического элемента ИЛИ;
управляющий электрод двадцать первого МОП-транзистора соединяется с управляющим электродом двадцать второго МОП-транзистора и модулем управления зарядом-разрядом; электрод стока двадцать первого МОП-транзистора соединяется с электродом стока двадцать второго МОП-транзистора и входным узлом четвертого инвертора; электрод истока двадцать второго МОП-транзистора соединяется с входным узлом второй помехозащищенной схемы; выходной узел четвертого инвертора соединяется с узлом управления второй помехозащищенной схемы и вторым входным узлом логического элемента ИЛИ;
электроды истока девятнадцатого и двадцать первого МОП-транзисторов соединяются с узлом опорного напряжения, а выходной узел логического элемента ИЛИ соединяется с блоком модуляции ШИМ.

11. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 10, отличающийся тем, что первая помехозащищенная схема включает: двадцать третий и двадцать четвертый МОП-транзисторы, электрод стока двадцать третьего МОП-транзистора соединяется с его управляющим электродом, электродом истока двадцатого МОП-транзистора и электродом стока двадцать четвертого МОП-транзистора; управляющий электрод двадцать четвертого МОП-транзистора соединяется с выходным узлом третьего инвертора; электроды истока двадцать третьего и двадцать четвертого МОП-транзисторов заземляются.

12. Чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 10, отличающийся тем, что вторая помехозащищенная схема включает: двадцать пятый и двадцать шестой МОП-транзисторы, электрод стока двадцать пятого МОП-транзистора соединяется с его управляющим электродом, электродом истока двадцать второго МОП-транзистора и электродом стока двадцать шестого МОП-транзистора; управляющий электрод двадцать шестого МОП-транзистора соединяется с выходным узлом выхода четвертого инвертора; электроды истока двадцать пятого и двадцать шестого МОП-транзисторов заземляются.

13. Чип усилителя класса D с функцией ограничения коэффициента заполнения, отличающийся тем, что он включает: фильтр, громкоговоритель и чип усилителя класса D с функцией ограничения коэффициента заполнения по п. 1; данный чип соединяется с громкоговорителем через фильтр; после очистки в фильтре выход высоковольтных импульсов из усилителя класса D преобразуется в звуковые сигналы, после чего они выводятся на громкоговоритель, заставляя его вибрировать и воспроизводить звуки.



 

Похожие патенты:

Изобретение относится к преобразовательной технике и может быть использовано во вторичных источниках питания, а также в телекоммуникационном оборудовании для электропитания энергоемких устройств с повышенными требованиями к электромагнитной совместимости.

Изобретение относится к области радиотехники и электротехники и может быть использовано в качестве усилителя мощности звуковой частоты, работающего в режиме класса А.

Изобретение относится к области усилительной и генераторной техники и может быть использовано в широкополосных передающих трактах звукового диапазона частот для радиовещания и звукоподводной связи.

Изобретение относится к области усилительной, генераторной и преобразовательной техники и может быть использовано в широкополосных передающих трактах звукового и ультразвукового диапазона в составе усилительных и генераторных устройств, гидроакустических комплексов.

Изобретение относится к устройству подачи мощности в переключаемом режиме и способу осуществления этого устройства. Достигаемый технический результат - компенсация нелинейностей, обуславливаемых временем запаздывания и падениями напряжения в переключаемом усилителе мощности.

Изобретение относится к силовой электронике, в частности к усовершенствованной системе возбуждения магнитного подшипника. Достигаемый технический результат - ограничение напряжения на нагрузке без компрометации динамических характеристик усилителя возбуждения подшипника.

Изобретение относится к области усилительной и генераторной техники и может быть использовано в широкополосных передающих трактах звукового диапазона частот для радиовещания и звукоподводной связи.

Изобретение относится к области электрорадиотехники и может быть использовано в радиопередающих устройствах. .

Изобретение относится к электротехнике и может быть использовано, например, в инверторах частоты для управления трехфазными синхронными и асинхронными двигателями.

Изобретение относится к области усилительной и генераторной техники и может быть использовано в гидротехнических и гидроакустических передающих трактах. .
Наверх