Декодирующее устройство с исправлениемошибок

 

O П И С А Н И Е 264774

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 23.1V.1968 (№ 1236767/18-,24) с присоединением заявки ¹

Приоритет

Опубликовано 03.lll.1970. Бюллетень № 9

Дата опубликования описания 17Л 1.1970

Кл. 42m>, 5/02

21ат, 36/20

МПК G 0615/02

Н 03k 13/32

УДК 681.325.63(088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

А. С. Смирнов

3 ая.витель

ДЕКОДИРУЮЩЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ

ОШИБОК

Известны декодирующие устройства с исправлением ошибок от одиночных до t включительно, содержащие схему приема и записи, информационный и проверочные регистры.

Предлагаемое устройство отличается от известных тем, что оно содержит схему выявления исправляемых ошибок в информационных и контрольных разрядах, содержащую двоичный счетчик, вход которого подключен к выходным клапанам проверочного регистра, и логическую схему выявления многократных ошибок, входы которой подключены к двоичному счетчику, а выход — ко входам клапанов проверочного регистра, логические схемы, подключенные к проверочному регистру, выходы которых подключены к информационному регистру, а схема приема и записи последовательного двоичного кода содержит схемы выделения маркера, распределитель, схемы совпадения, причем выходы схемы приема и записи последовательного двоичного кода подключены к соответствующим входам информационного и проверочного регистров.

Это позволяет упростить структуру устройства.

На чертеже представлена блок-схема предлагаемого устройства.

У прощение схемы обеспечивается тем, чго применение правил проверки позволяет получить в проверочном регистре при одиночных ошибках в информационных разрядах проверочные числа с весом я=1, причем единицы указывают номер ошибочного разряда. Проверка веса этого числа дает возможность установить, что ошибка относится к числу исправляемьтх, поэтому цифра «1» из проверочного регистра счигывается в соответствующий триггер информационного регистра. Б остальных триггерах этого проверочного регистра в это же время записаны нули, поэтому остальные информационные цифры не изменяются.

Если вес проверочного числа а 0, 1, к — 1, то такая ошибка обнаруживается, и регистры сбрасываются в нуль.

Таким образом, у;прощение схемы достигается за счет того, что из декодирующего устройства исключается датчик кодовых комбинаций, динамическая память, выходной сумматор или сложный дешифратор проверочных

20 чисел, а уменьшение количества тактов обеспечивается тем, что здесь нет необходимости воспроизводить все 2 кодовые комбинации.

Схема состоит из блока выделения маркера

1, распределителя 2, являющиеся схемами ,приема и записи, информационного регистра д, проверочного регистра 4, двоичного счетчика

5, логической схемы б выявления многократных ошибок, логической схемы 7 выявления

30 ошибок и логических схем «И» 8 с двумя вхо264774 дами и одним выходом, а также линий задержки 9.

Кодовая комбинация подается на вход в виде последовательного (n, к)-кода. Декодированный маркер запускает распределитель 2 и 5 с помощью распределителя и логических схем цифры кода записываются в информационный регистр 8 (триггеры которого обозначены буквами Т,— T„) и проверочный регистр 4 (триггеры которого обозначены буквами Т 41+ У,.). 10

В проверочном регистре образу. ется проверочное число. С последнего каскада распределителя выдается сигнал в линию задержки для считывания цифр проверочного числа в двоич,ный счетчик. В счетчике получается число, ко- 15 торое указывает вес проверочного числа. Если в счетчике будет записано число 0 или 1, то на выходе логической схемы 7 появляется сигнал, который считывается через логическую схему

«И» и используется для исправления одиноч- 20 ной ошибки. Этот сигнал подается на вторь1е входы логических схем «И», первые входы которых подключены к триггерам проверочного регистра, а выходы — к счетным входам триггеров информационного регистра. 25

Если в счетчике образуется число, отличающееся от 0,1 и к — 1, то на,выходе логической схемы б появляется сигнал, который считывается через логическую схему «И» и используется для установки регистров в нуль и для 30 запроса о повторении.

Для того чтобы полностью определить структуру логических схем б и 7, укажем, какие логичеокие функции реализуют эти схемы. 35

Прежде всего следует указать, что число разрядов двоичного счетчика б выбирается из соотношения

2 )к+1, 40 где r — число разрядов двоичного счетчика.

Логическая схема 7 реализует функцию:

f/ (Px уз уг) у1-/2 Pã — 1 уг у1у2

45 . r 1Ув =У1У2 . где у — цифра 1-го разряда, счетчика (1=1, 2..., r), у.— инверсия (отрицание) у.. 50

Таким образом, функция /1(у1, у2, ..., y,) реализуется логической схемой и с (r — 1) входами.

Логическая схема б реализует функции в(у, у2,...,у,), приведенные в таблице для некоторых значений к и r.

//в (У1/ Ув/ Уг — I/ Уг) Декодирующее устройство с исправлением ошибок oI одиночных до t включительно, содержащее схему приема и записи, информационный и проверочные регистры, отличающееся тем, что, с целью упрощения его структуры, оно содержит схему выявления исправляемых ошибок в информационных и контрольных разрядах, содержащую двоичный счетчик, вход которого подключен к выходным клапанам проверочного, регистра, и логическую схему выявления многократных ошибок,,входы которой подключены к двоичному счетчику, а выход — ко входам клапанов проверочного регистра, логические схемы, подключенные к проверочному регистру, выходы которых подключены к информационному регистру, а схема приема и записи последовательного двоичного кода содержит схемы выделения маркера, распределитель, схемы совпадения, причем выходы схемы приема и записи последовательного двоичного кода подключены к соответствующим входам информационного и проверочного регистров.

6

12

14

16

18

22

24

26

28

3

4

4

5

5

5

5

5,1

7> / У - 73

Ув / 7 73

У> V Уг(УЗ V У4) / 273

У V Уз V 7174

Ув / 7 73 V 71УЗ / 7374

/ /

Уз V У1У" V У (72 / У4)

/ / /

71 (72 73 74 V 74-/ 37475)

У2 УЗ 74 (У1 V 75)

У2 73 (71 74 V 7i) 41 в)

У2 74 (71 Уз V У УвУв)

У2 (7173)4 V У/Уз747в)

/ / /

73 (71 72 74 V 7i7!7475)

74 (71 У 2 73 / 71 2-7в75)

У4 (У1 У2Уз / 717вУзУв) Предмет изобретения

264774

Составитель A. А. Плащин

Техред 3. Н. Тараненко

Редактор Б. С. Нанкина

Корректор В. Трутнев

Типография, пр. Сапунова, 2

Заказ 1561/14 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раугпская паб., д. 4/5

Декодирующее устройство с исправлениемошибок Декодирующее устройство с исправлениемошибок Декодирующее устройство с исправлениемошибок 

 

Похожие патенты:

Изобретение относится к области техники связи и может быть использовано для передачи и приема сообщений, защищенных помехоустойчивым кодом

Изобретение относится к электронным схемам общего назначения, в частности к схемам кодирования, декодирования и преобразования данных при их передаче между удаленными друг от друга абонентами

Изобретение относится к области техники связи и может быть использовано для пакетной передачи и приема сообщений в сетях связи с многомерной маршрутизацией

Изобретение относится к радиосвязи и может быть использовано в системах передачи дискретной информации, функционирующих в неблагоприятной помеховой обстановке

Изобретение относится к радиотехнике, а именно к контролю функционирования цифровых систем передачи данных на базе технологии ATM

 // 326727
Наверх