Энергоэффективный низковольтный кмоп-триггер



Энергоэффективный низковольтный кмоп-триггер
Энергоэффективный низковольтный кмоп-триггер
Энергоэффективный низковольтный кмоп-триггер
Энергоэффективный низковольтный кмоп-триггер
Энергоэффективный низковольтный кмоп-триггер

 

H03K3/00 - Импульсная техника (измерение импульсных характеристик G01R; механические счетчики с электрическим входом G06M; устройства для накопления /хранения/ информации вообще G11; устройства хранения и выборки информации в электрических аналоговых запоминающих устройствах G11C 27/02; конструкция переключателей для генерации импульсов путем замыкания и размыкания контактов, например с использованием подвижных магнитов, H01H; статическое преобразование электрической энергии H02M;генерирование колебаний с помощью схем, содержащих активные элементы, работающие в некоммутационном режиме, H03B; импульсная модуляция колебаний синусоидальной формы H03C;H04L ; схемы дискриминаторов с подсчетом импульсов H03D;

Владельцы патента RU 2611236:

Общество с ограниченной ответственностью "Юник Ай Сиз" (RU)

Изобретение относится к области микроэлектроники. Технический результат заключается в расширении диапазона допустимых значений напряжений питания, повышении быстродействия и снижении энергопотребления синхронных триггеров. Для этого предложен энергоэффективный низковольтный КМОП-триггер, включающий входной и выходной каскады, каждый из которых построен на двух идентичных КМОП инверторах, а также имеет ключевой NМОП транзистор, соединяющий вывод инверторов «общий» с общей шиной питания, при этом дополнительно в схему введены третий и четвертый ключевые РМОП транзисторы, причем третий ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов входного каскада, а затвором - с инверсным входом синхронизации триггера; четвертый ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов выходного каскада, а затвором - с прямым входом синхронизации триггера. 5 ил.

 

Изобретение относится к области микроэлектроники и может быть использовано в устройствах цифровой информации.

Известны схемы низковольтных триггеров на основе КМОП технологии [1-3]. Все известные схемы обладают рядом недостатков:

- узкий диапазон допустимых напряжений питания;

- большое число используемых элементов (более 20);

- повышенное энергопотребление;

- повышенное минимальное напряжение питания.

Ближайшим прототипом предлагаемого изобретения является известное техническое решение с поочередно отключаемым напряжением питания в каскадах синхронного триггера. Пример этого решения описан в монографии [1]. Как и в других источниках [1, 2, 4, 5] в схеме прототипа входной и выходной каскады триггера поочередно отключаются от шины питания. Схема устойчиво работает при напряжении питания более трех величин порогового напряжения МОП транзисторов. Сейчас выпускаются микросхемы с меньшими напряжениями питания. Наименьшие значения напряжения питания имеют КМОП схемы, в которых управляющее напряжение подается на затвор и изолирующий «карман» МОП транзисторов [3].

Их общим недостатком является низкое быстродействие, определяемое емкостью изолирующего «кармана», и увеличенные утечки изолирующих «карманов» при прямом смещении p-n переходов.

Основной недостаток схемы триггера прототипа состоит в том, что при снижении напряжения питания выходной ток входного каскада снижается и не может переключить состояние выходного каскада, так как РМОП транзисторы выходного каскада остаются подключенными к шине питания и охвачены цепью положительной обратной связи. Моделирование схемы прототипа показывает, что напряжение питания должно превышать на три величины порогового напряжения МОП транзисторов.

Основная цель предлагаемого изобретения состоит в расширении диапазона допустимых значений напряжений питания, повышении быстродействия и снижении энергопотребления синхронных триггеров.

Технический результат достигается тем, что энергоэффективный низковольтный КМОП триггер, включающий входной и выходной каскады, каждый из которых построен на двух идентичных КМОП инверторах, а также имеет ключевой КМОП транзистор, соединяющий вывод инверторов «общий» с общей шиной питания; вход первого инвертора входного каскада подключен к неинвертирующему входу триггера, а вход второго - к инвертирующему; выход первого инвертора входного каскада подключен к инвертирующему выходу триггера, а выход второго - к неинвертирующему; вход первого инвертора выходного каскада подключен к неинвертирующему выходу триггера, а вход второго - к инвертирующему; выход первого инвертора выходного каскада подключен к инвертирующему выходу триггера, а выход второго - к неинвертирующему; первый ключевой NМОП транзистор соединен истоком с общей шиной питания, стоком - с объединенными выводами «общий» первого и второго инверторов входного каскада, а затвором - с прямым входом синхронизации триггера; второй ключевой NМОП транзистор соединен истоком с общей шиной питания, стоком - с объединенными выводами «общий» первого и второго инверторов выходного каскада, а затвором - с инверсным входом синхронизации, имеет схему, в которую введены третий и четвертый ключевые РМОП транзисторы, причем третий ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов входного каскада, а затвором - с инверсным входом синхронизации триггера; четвертый ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов выходного каскада, а затвором - с прямым входом синхронизации триггера.

Т.е. входной и выходной каскады триггера поочередно отключаются от обеих шин питания, имеют одинаковую структуру и порог переключения. Выходы каскадов объединены, а выходное напряжение определяется подключенным к питанию каскадом.

В заявляемой схеме снижение напряжения питания достигается тем, что в режиме передачи информации от входного каскада к выходному входной каскад подключен к обеим шинам питания, а выходной отключен от шин питания. Величина выходного тока не влияет на процесс изменения выходного напряжения триггера.

Моделирование заявляемой схемы показывает, что функционирование сохраняется до уровня напряжения питания, равного двум величинам порогового напряжения МОП транзисторов.

На фиг.1 изображена схема триггера - прототипа.

На фиг. 2а и 2б изображена схема заявляемого триггера.

На фиг. 3 показана схема делителя частоты на 2, построенная на заявляемых триггерах.

На фиг. 4 приведена временная диаграмма работы делителя частоты на 2 при напряжении 0,5 В.

Таким образом, отличительным признаком предлагаемого технического решения является, что энергоэффективный низковольтный КМОП триггер, включающий входной и выходной каскады, каждый из которых построен на двух идентичных КМОП инверторах, а также имеет ключевой NМОП транзистор, соединяющий вывод инверторов «общий» с общей шиной питания; вход первого инвертора входного каскада подключен к неинвертирующему входу триггера, а вход второго - к инвертирующему; выход первого инвертора входного каскада подключен к инвертирующему выходу триггера, а выход второго - к неинвертирующему; вход первого инвертора выходного каскада подключен к неинвертирующему выходу триггера, а вход второго - к инвертирующему; выход первого инвертора выходного каскада подключен к инвертирующему выходу триггера, а выход второго - к неинвертирующему; первый ключевой NМОП транзистор соединен истоком с общей шиной питания, стоком - с объединенными выводами «общий» первого и второго инверторов входного каскада, а затвором - с прямым входом синхронизации триггера; второй ключевой NМОП транзистор соединен истоком с общей шиной питания, стоком - с объединенными выводами «общий» первого и второго инверторов выходного каскада, а затвором - с инверсным входом синхронизации, имеет схему, в которую введены третий и четвертый ключевые РМОП транзисторы, причем третий ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов входного каскада, а затвором - с инверсным входом синхронизации триггера; четвертый ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов выходного каскада, а затвором - с прямым входом синхронизации триггера позволяет реализовать поочередное полное отключение входного и выходного каскадов КМОП триггера от шин электропитания, что снижает величину тока переключения выходного каскада и, соответственно, минимальное напряжение питания.

Используемая литература

[1] Cao Z., Yan S., et. al. «Low-power high-speed ADCs for nanometer CMOS integration». Pict. 3.13. Springer, 2008, ISBN:978-1-4020-8449-2.

[2] Ndjountche T. «CMOS analog integrated circuits. High-speed and power-efficient design». Pict. 6.8. CRS Press, 2011, ISBN: 978-1-4398-5500-3.

[3] Chatterjee S., Pun K., Stanic N., Tsividis Y., Kinget P. «Analog circuit design techniques at 0,5 V». Springer, 2007, ISBN:978-0-378-69953-0.

[4] Jespers P. «The methodology a sizing tool for loe-voltage analog CMOS circuits». Springer, 2010, ISBN:978-0-378-47100-6.

[5] Патент RU №2119716 «Синхронная триггерная ячейка», авт.: Адамов Д.Ю.

Энергоэффективный низковольтный КМОП-триггер, включающий входной и выходной каскады, каждый из которых построен на двух идентичных КМОП инверторах, а также имеет ключевой NМОП транзистор, соединяющий вывод инверторов «общий» с общей шиной питания; вход первого инвертора входного каскада подключен к неинвертирующему входу триггера, а вход второго - к инвертирующему; выход первого инвертора входного каскада подключен к инвертирующему выходу триггера, а выход второго - к неинвертирующему; вход первого инвертора выходного каскада подключен к неинвертирующему выходу триггера, а вход второго - к инвертирующему; выход первого инвертора выходного каскада подключен к инвертирующему выходу триггера, а выход второго - к неинвертирующему; первый ключевой NМОП транзистор соединен истоком с общей шиной питания, стоком - с объединенными выводами «общий» первого и второго инверторов входного каскада, а затвором - с прямым входом синхронизации триггера; второй ключевой NМОП транзистор соединен истоком с общей шиной питания, стоком - с объединенными выводами «общий» первого и второго инверторов выходного каскада, а затвором - с инверсным входом синхронизации, отличающийся тем, что в схему введены третий и четвертый ключевые РМОП транзисторы, причем третий ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов входного каскада, а затвором - с инверсным входом синхронизации триггера; четвертый ключевой РМОП транзистор соединен истоком с шиной положительного питания, стоком - с объединенными выводами питания первого и второго инверторов выходного каскада, а затвором - с прямым входом синхронизации триггера.



 

Похожие патенты:

Изобретение относится к генераторам импульсов. Достигаемый технический результат – осуществление управления количеством энергии, отводимой от накопителя энергии для формирования на выходной нагрузке серий производительных электрических импульсов с переменной амплитудой.

Rs-триггер // 2604682
Изобретение относится к области вычислительной техники, автоматики, связи и может использоваться в специализированных цифровых структурах, системах автоматического управления и передачи цифровой информации.

Изобретение относится к радиотехнике и может быть использовано для решения задач преобразования частоты в напряжение. Техническим результатом изобретения является повышение точности преобразования частоты в напряжение за счет формирования характеристики преобразования частоты в напряжение, близкой к линейной при больших значениях крутизны наклона.

Предлагаемое изобретение относится к области измерительной техники и предназначено для преобразования напряжения в частоту импульсов. Достигаемый технический результат - уменьшение неравномерности расстановки выходных импульсов во времени и расширение диапазона входных напряжений, в котором отсутствует эффект слипания выходных импульсов.

Использование: для питания импульсных источников света, искровых камер, лазеров и ускорителей. Сущность изобретения заключается в том, что первая ступень умножения состоит из первого накопительного конденсатора, первого дросселя, общего коммутатора и внешнего накопительного конденсатора, соединенных последовательно, при этом один вывод внешнего накопительного конденсатора соединен с общей шиной, а другой подсоединен к выводу дополнительного источника зарядного напряжения с полярностью, противоположной полярности основного источника зарядного напряжения.

Изобретение относится к зарядным устройствам емкостных накопителей энергии и может быть использовано в высоковольтных электрофизических установках большой мощности с высоким уровнем накапливаемой энергии.

Изобретение относится к электронной технике. Технический результат - уменьшение и подавление на выходе паразитного сигнала, значительное увеличение уровня изоляции переключателя в выключенном состоянии при сохранении малых потерь во включенном состоянии за счет вариантов подключения коммутирующих и компенсирующих МОП транзисторов.

Изобретение относится к области цифровой техники и может быть использовано для формирования широтно-импульсной последовательности с заданной скважностью с высокой точностью и не зависящей от изменения частоты информационного сигнала. В основу изобретения поставлена задача получения широтно-импульсной последовательности с заданной скважностью с высокой точностью при изменении частоты информационного сигнала.

Изобретение относится к импульсной технике и может быть использовано в импульсных схемах различного назначения, питаемых от низковольтных источников. Достигаемый технический результат - обеспечение самозапуска генератора и возможность использования низковольтных источников питания.

Изобретение относится к области электротехники и может быть использовано в электронных устройствах для формирования импульсов напряжения. Достигаемый технический результат - возможность получения импульсов напряжения с заданными параметрами в широком диапазоне по амплитуде от нуля до максимума амплитуды питающего напряжения и заданной длительности импульса.
Наверх