Мажоритарный элемент "4 и более из 7"



Мажоритарный элемент 4 и более из 7
Мажоритарный элемент 4 и более из 7
Мажоритарный элемент 4 и более из 7

Владельцы патента RU 2619197:

Межрегиональное общественное учреждение "Институт инженерной физики" (RU)

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех. Техническим результатом изобретения является схемотехническое упрощение, сокращение номенклатуры используемых логических элементов, а также обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой. Мажоритарный элемент выполнен на 7 иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И. 2 ил.

 

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования.

Из уровня техники известен МАЖОРИТАРНЫЙ ЭЛЕМЕНТ [авторское свидетельство СССР №1819100], содержащий управляемый генератор импульсов, 2 счетчика, дешифратор, коммутатор, цифровой компаратор, 3 элемента И и D-триггер.

Недостатком аналога является использование большой номенклатуры логических элементов, а также сложность реализации на электронных компонентах с изменяемой архитектурой.

Наиболее близким по технической сущности является МАЖОРИТАРНЫЙ ЭЛЕМЕНТ «4 ИЛИ БОЛЕЕ ИЗ 7» [авторское свидетельство СССР №1531210], содержащий семь входов задания переменных, мажоритарный элемент «2 или более из 3», 3 коммутатора, элемент И, 3 элемента ИЛИ, элемент исключающее ИЛИ с инверсным выходом, элемент 2И-НЕ, шины нулевого и единичного логических сигналов.

Недостатком прототипа является схемотехническая сложность построения мажоритарного элемента, а также использование большой номенклатуры логических элементов и сложность реализации на электронных компонентах с изменяемой архитектурой.

Техническим результатом изобретения является схемотехническое упрощение, сокращение номенклатуры используемых логических элементов, а также обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой.

Технический результат достигается за счет того, что заявлен мажоритарный элемент «4 и более из 7», содержащий элемент И и 3 элемента ИЛИ, отличающийся тем, что содержит 7 иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых 3 уровней состоит из 3 элементов ИЛИ и 3 элементов И, каждый из 6 входов устройства соединен с парой элементов ИЛИ и И 1 уровня, а 7 вход соединен с парой логических элементов ИЛИ и И 2 уровня, выходы каждого их логических элементов 1 уровня соединены с парой элементов ИЛИ и И второго уровня, при этом один элемент ИЛИ 1 уровня соединен с парой логических элементов ИЛИ и И 3 уровня, выходы каждого из логических элементов 2 уровня соединены с парами логических элементов ИЛИ и И 3 уровня, при этом выход одного из элементов И 2 уровня соединен с элементом ИЛИ 4 уровня, к другому входу которого подключен выход элемента И 3 уровня, к другому элементу ИЛИ 4 уровня подключена пара логических элементов ИЛИ и И 3 уровня, к элементу И 4 уровня подключены выходы пары элементов ИЛИ 3 уровня, к элементу И 5 уровня подключены выходы элементов И и ИЛИ 4 уровня, к элементу ИЛИ 5 уровня подключен выход элемента ИЛИ 4 уровня и выход одного из элементов И 3 уровня, к элементу ИЛИ 6 уровня подключен выход элемента И 3 уровня и выход элемента ИЛИ 5 уровня, при этом к выходному элементу И 7 уровня подключен выход элемента И 5 уровня и выход элемента ИЛИ 6 уровня.

Краткое описание чертежей.

На фиг. 1 представлено схематичное изображение мажоритарного элемента «4 и более из 7».

На фиг. 2 представлен пример работы мажоритарного элемента «4 и более из 7».

На фигурах обозначено: 1-7 входы устройства, 8-20 логические элементы ИЛИ, 21-32 - двухвходовые логические элементы И, 33 - выход устройства.

Осуществление изобретения

Мажоритарный элемент «4 и более из 7» содержит 7 иерархических уровней логических элементов ИЛИ и И. Входы устройства 1 и 2 соединены с элементами 8 и 21, входы 3 и 4 соединены с элементами 9 и 22, входы 5 и 6 соединены с элементами 10 и 23, вход 7 соединен с элементами 13 и 26. Выход устройства является выходом элемента 32 7 уровня иерархического построения.

Логические элементы 1 уровня 21, 9, 22, 20 и 23 соответственно соединены с парами логических элементов 2 уровня 11 и 24, 11 и 24, 12 и 25, 12 и 25, 13 и 26. Элемент 8 соединен с элементами 14 и 27 второго уровня.

Логические элементы 2 уровня 11, 24, 12, 25 и 13 соответственно соединены с парами логических элементов 3 уровня 14 и 27, 15 и 28, 15 и 28, 16 и 29. Элемент 26 соединен с элементом 18 4 уровня.

Логические элементы 3 уровня соединены с логическими элементами вышестоящих уровней иерархического построения по следующей схеме: элементы 14 и 15 соединены с элементом 30 4 уровня, элемент 27 соединен с элементом 20 6 уровня, элементы 28 и 16 соединены с элементом 17 4 уровня, при этом элемент 28 также соединен с элементом 19 5 уровня, элемент 29 соединен с элементом 18 4 уровня.

Логические элементы 4 уровня 17 и 30 соединены с элементом 31 5 уровня, а элемент 18 соединен с элементом 19 5 уровня.

Элемент 31 5 уровня соединен с элементом 32 7 уровня, а элемент 19 5 уровня соединен с элементом 20 6 уровня иерархического построения, который соединен с элементом 32. Технический результат изобретения - схемотехническое упрощение мажоритарного элемента, достигается, и сокращение номенклатуры применяемых логических элементов достигается за счет использования 7 иерархических уровней с логическими элементами ИЛИ 8-20 и двухвходовыми элементами И 21-32.

Технический результат изобретения - обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой достигается за счет использования логических элементов ИЛИ 8 - 20 и двухвходовых элементов И 21-32, реализация иерархических построений которых технически наиболее простая и реализуется на большинстве электронных компонентов с изменяемой архитектурой, например программируемых логических микросхемах или различных контроллерах.

Заявленное техническое решение работает следующим образом.

Принцип работы устройства заключается в том, что на входы 1-7 устройства поступает произвольная последовательность двоичных символов «1» и «0», а на выходе устройства 33, по принятому критерию большинства «4 и более из 7», формируется «ответ» - значение тех элементов входной последовательности, число которых превышает число противоположных. Таким образом, если число «1» среди входных значений превышает число «0», то на выходе устройства будет сформировано значение, равное логической «1», что будет справедливо, и в обратном случае: при большем числе «0», выходное значение будет соответствовать логическому «0».

В качестве примера, поясняющего работу мажоритарного элемента «4 из 7», рассмотрим поступление на входы устройства 1-7 вектора [1010110].

После этого последовательно на выходах каждого из 7 уровней иерархического построения будут сформированы следующие векторы состояний (см. Фиг. 2):

на выходах элементов 1 уровня 8, 21, 9, 22, 10 и 23 сформируется вектор [101011].

на выходах элементов 2 уровня 11, 24, 12, 25, 13 и 26 сформируется вектор [101010].

на выходах элементов 3 уровня 14, 27, 15, 28, 16 и 29 сформируется вектор [111010].

на выходах элементов 4 уровня 30, 17 и 18 сформируется вектор [110].

на выходах элементов 5 уровня 31 и 19 сформируется вектор [10].

Выход элемента 20 6 уровня примет значение логической «1», которая также сформируется на выходе элемента 32 7 уровня иерархического построения, являющегося выходом устройства 33

При других входных значениях устройство работает аналогичным образом.

Мажоритарный элемент «4 и более из 7», содержащий элемент И и 3 элемента ИЛИ, отличающийся тем, что содержит 7 иерархических уровней с логическими элементами ИЛИ и двухвходовыми элементами И, каждый из первых 3 уровней состоит из 3 элементов ИЛИ и 3 элементов И, каждый из 6 входов устройства соединен с парой элементов ИЛИ и И 1 уровня, а 7 вход соединен с парой логических элементов ИЛИ и И 2 уровня, выходы каждого их логических элементов 1 уровня соединены с парой элементов ИЛИ и И второго уровня, при этом один элемент ИЛИ 1 уровня соединен с парой логических элементов ИЛИ и И 3 уровня, выходы каждого из логических элементов 2 уровня соединены с парами логических элементов ИЛИ и И 3 уровня, при этом выход одного из элементов И 2 уровня соединен с элементом ИЛИ 4 уровня, к другому входу которого подключен выход элемента И 3 уровня, к другому элементу ИЛИ 4 уровня подключена пара логических элементов ИЛИ и И 3 уровня, к элементу И 4 уровня подключены выходы пары элементов ИЛИ 3 уровня, к элементу И 5 уровня подключены выходы элементов И и ИЛИ 4 уровня, к элементу ИЛИ 5 уровня подключен выход элемента ИЛИ 4 уровня и выход одного из элементов И 3 уровня, к элементу ИЛИ 6 уровня подключен выход элемента И 3 уровня и выход элемента ИЛИ 5 уровня, при этом к выходному элементу И 7 уровня подключен выход элемента И 5 уровня и выход элемента ИЛИ 6 уровня.



 

Похожие патенты:

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в расширении функциональных возможностей мажоритарного модуля путем реализации бесповторных булевых функций от трех аргументов.

Изобретение относится к вычислительным комплексам и компьютерным сетям. Техническим результатом является обеспечение информационного взаимодействия в единой информационной среде объектов.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующий заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства при реализации простых симметричных булевых функций, зависящих от четырех аргументов.

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики.

Изобретение относится к компьютерной технике и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении эффективности вычислений на поле Галуа.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и бесповторных булевых функций, зависящих от четырех переменных.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления с реконфигурацией.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации простых симметричных функций, самодвойственных и бесповторных булевых функций, зависящих от трех аргументов.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в обеспечение реализации для любого количества аргументов булевых функций вида X1~…~Xn, X1⊕…⊕Xn, симметричных булевых функций с прямым и инверсным вхождением аргументов в конъюнкцию.

Группа изобретений относится к области обработки текста и может быть использована для определения длины символьных данных, в состав которых входит символ окончания. Техническим результатом является повышение производительности обработки. Символьные данные, длина которых подлежит определению, в параллельном режиме загружаются в один или более векторных регистров. Для загрузки данных в векторный регистр до определенной границы применяется команда, которая также предоставляет возможность определить число загруженных символов с использованием, например, другой команды. Затем применяется команда для определения индекса первого символа окончания, например пустого или нулевого символа, которая в параллельном режиме в данных выполняет поиск символа окончания. Применение этих команд позволяет определить длину символьных данных с использованием только одной команды ветвления. 2 н. и 23 з.п. ф-лы, 27 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия. Логический преобразователь предназначен для реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=5, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический преобразователь содержит восемь мажоритарных элементов (11, …, 18), а максимальное время задержки распространения сигнала в нем равно 5×ΔtM, где ΔtM - время задержки мажоритарного элемента. В результате достигнуто повышение быстродействия при сохранении аппаратурного состава и функциональных возможностей прототипа. 1 ил.

Логический модуль предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Технический результат заключается в уменьшении аппаратурных затрат и сокращении количества настроечных входов. Логический модуль содержит четыре элемента И (11,…,14), четыре элемента ИЛИ (21,…,24), четыре мажоритарных элемента (31,…,34) и три настроечных входа. 1 ил.

Изобретение относится к области распознавания конфиденциальной фотографии. Технический результат – расширение арсенала технических средств для распознавания конфиденциальной фотографии. Способ распознавания конфиденциальной фотографии, содержащий этапы, на которых: получают библиотеку фотографий пользовательского терминала, причем библиотека фотографий содержит по меньшей мере одну фотографию, подлежащую обработке; получают набор обучающих выборок, причем набор обучающих выборок содержит первый класс обучающих фотографий и второй класс обучающих фотографий, при этом первый класс обучающих фотографий представляет собой конфиденциальные фотографии, содержащие приватные части, второй класс обучающих фотографий представляет собой не конфиденциальные фотографии, не содержащие приватных частей; вводят первый класс обучающих фотографий и второй класс обучающих фотографий в исходную модель распознавания конфиденциальной фотографии в произвольном порядке так, чтобы коэффициенты признаков между узлами скрытых слоев в каждом скрытом слое исходной модели распознавания конфиденциальной фотографии обучались для получения модели распознавания конфиденциальной фотографии; получают набор контрольных выборок, причем набор контрольных выборок содержит первый класс контрольных фотографий и второй класс контрольных фотографий, при этом первый класс контрольных фотографий представляет собой конфиденциальные фотографии, содержащие приватные части, а второй класс контрольных фотографий представляет собой не конфиденциальные фотографии, не содержащие приватные части; выполняют распознавание первого класса контрольных фотографий и второго класса контрольных фотографий в наборе контрольных выборок соответственно, посредством применения модели распознавания конфиденциальной фотографии, для получения результатов классификации, соответствующих каждой из контрольных фотографий; и определяют степень точности классификации модели распознавания конфиденциальной фотографии на основании результатов классификации, соответствующих каждой из контрольных фотографий; выполняют распознавание фотографии, подлежащей обработке, посредством применения модели распознавания конфиденциальной фотографии для определения, является ли фотография, подлежащая обработке, конфиденциальной фотографией; и сохраняют фотографию, подлежащую обработке, в приватном фотоальбоме в случае, когда фотография, подлежащая обработке, является конфиденциальной фотографией. 3 н. и 14 з.п. ф-лы, 13 ил.

Группа изобретений относится к системе управления предупреждениями и процедурами для летательного аппарата, способам параметризации, разработки и технического обслуживания системы управления предупреждениями и процедурами. Система управления содержит ядро программного обеспечения, инструмент параметризации для ядра, содержащий модуль преобразования конфигурационного файла, четыре элементарные ячейки, содержащие программный механизм. Для параметризации системы управления проверяют область конфигурации конфигурационного файла, преобразуют конфигурационный файл в базу данных двоичных параметров определенным образом. Для разработки системы управления определяют область конфигурации для задач, программируют программные механизмы каждой из элементарных ячеек, осуществляют параметризацию логики для выполнения задач каждой из ячеек. Для технического обслуживания системы управления осуществляют преобразования конфигурационного файла определенным образом, осуществляют параметризацию системы управления с помощью базы данных двоичных параметров. Обеспечивается разработка и обновление системы управления предупреждениями и процедурами. 4 н. и 3 з.п. ф-лы, 4 ил., 1 табл.

Изобретение относится к цифровой вычислительной технике и может применяться в составе арифметических устройств цифровых вычислительных машин. Техническим результатом является повышение точности умножения. Устройство содержит три сдвиговых регистра, два коммутационных блока, три сумматора-вычитателя, три элемента И, комбинационный сумматор, логический элемент И, элемент временной задержки. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и пороговых булевых функций, зависящих от трех аргументов. Настраиваемый логический модуль содержит пять входов модуля 1, 2, 3, 4, 5, выход модуля 6, мажоритарный элемент 7, четыре элемента И 8, 9, 10, 11, два элемента НЕ 12, 13, два элемента ИЛИ 14, 15, сумматор по модулю два 16. 1 ил., 4 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является упрощение управления за счет обеспечения реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, с помощью настройки на реализацию требуемой симметрической функции путем подачи на настроечные входы соответствующего двоичного кода, а также расширение функциональных возможностей за счет формирования сигнала готовности результата, что позволяет использовать логический вычислитель как в синхронных, так и в асинхронных схемах. Логический вычислитель содержит управляющий вход 1, входы значений аргументов 2, n двухвходовых коммутаторов 31…3n, выходы 4 и 5, два D-триггера 6 и 7, элемент И 8, две группы элементов задержки по n элементов в каждой 91…9n, 101…10n, формирователь фронта 11, настроечные входы 12, элемент НЕ 13, мультиплексор 14, формирователь спада 15, элемент ИЛИ 16. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов. Многофункциональный мажоритарный модуль содержит пять информационных входов, два настроечных входа, выход модуля, мажоритарный элемент, три элемента ИЛИ, семь элементов И, два элемента НЕ. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет возможности его использования как в синхронных, так и в асинхронных дискретных схемах, уменьшение сложности устройства и повышение его быстродействия. Мажоритарный модуль для отказоустойчивых систем содержит n информационных входов (n=2m+1, m=1, 2, …), n элементов И, вход запуска, n+1 элементов задержки, первый элемент ИЛИ, второй элемент ИЛИ, регистр сдвига, первый выход устройства, второй выход устройства. 1 ил., 1 табл.
© Патентный поиск, поиск патентов на изобретения - FindPatent.RU 2012-2024
Политика конфиденциальности 2016-01-21 2017-05-22T03:21:39
Наверх