Настраиваемый логический модуль

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и пороговых булевых функций, зависящих от трех аргументов. Настраиваемый логический модуль содержит пять входов модуля 1, 2, 3, 4, 5, выход модуля 6, мажоритарный элемент 7, четыре элемента И 8, 9, 10, 11, два элемента НЕ 12, 13, два элемента ИЛИ 14, 15, сумматор по модулю два 16. 1 ил., 4 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известен логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента, четыре входа, выход и реализующий простые симметричные булевые функции от трех аргументов при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует пороговые булевые функции, зависящие от трех аргументов.

Известен логический модуль (патент РФ 2398265, кл. G06F 7/57, 2010 г.), который содержит два мажоритарных элемента, элемент И, элемент ИЛИ, пять входов, выход и реализующий простые симметричные булевые функции от трех аргументов при соответствующих настройках.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует пороговые булевые функции, зависящие от трех аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2542920, кл. G06F 7/57, Н03K 19/23, опубл. 27.02.2015 г.), предназначенный для реализации простых симметричных булевых функций, зависящих от трех аргументов, содержащий пять входов модуля, выход модуля, мажоритарный элемент, входы которого соединены соответственно с первым, вторым и третьим входами модуля.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного логического модуля, относятся ограниченные функциональные возможности, обусловленные тем, что он не реализует пороговые булевые функции, зависящие от трех аргументов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и пороговых булевых функций, зависящих от трех аргументов.

Указанный технический результат при осуществлении изобретения достигается тем, настраиваемый логический модуль, содержащий пять входов модуля, выход модуля, мажоритарный элемент, входы которого соединены соответственно с первым, вторым и третьим входами модуля, особенность заключается в том, что в него дополнительно введены четыре элемента И, два элемента НЕ, два элемента ИЛИ, СУММАТОР ПО МОДУЛЮ ДВА, причем первый вход модуля соединен с первым входом первого элемента И, первым входом первого элемента ИЛИ, первым входом СУММАТОРА ПО МОДУЛЮ ДВА, второй вход модуля соединен с вторым входом первого элемента И, вторым входом первого элемента ИЛИ, вторым входом СУММАТОРА ПО МОДУЛЮ ДВА, третий вход модуля соединен с третьим входом первого элемента И, третьим входом первого элемента ИЛИ, третьим входом СУММАТОРА ПО МОДУЛЮ ДВА, четвертый вход модуля соединен с четвертым входом первого элемента И и первым входом второго элемента И и через первый элемент НЕ соединен с первым входом третьего элемента И и первым входом четвертого элемента И, пятый вход модуля соединен с вторым входом третьего элемента И, вторым входом второго элемента И и через второй элемент НЕ соединен с вторым входом четвертого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с третьим входом третьего элемента И, выход мажоритарного элемента соединен с третьим входом четвертого элемента И, выход СУММАТОРА ПО МОДУЛЮ ДВА соединен с третьим входом второго элемента И, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента И соединен с третьим входом второго элемента ИЛИ, выход второго элемента И соединен с четвертым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с выходом модуля.

На чертеже представлена схема настраиваемого логического модуля.

Настраиваемый логический модуль содержит пять входов модуля 1, 2, 3, 4, 5, выход модуля 6, мажоритарный элемент 7, четыре элемента И 8, 9, 10, 11, два элемента НЕ 12, 13, два элемента ИЛИ 14, 15, СУММАТОР ПО МОДУЛЮ ДВА 16. Элементы схемы соединены следующим образом. Первый вход модуля 1 соединен с первым входом первого элемента И 8, первым входом первого элемента ИЛИ 14, первым входом СУММАТОРА ПО МОДУЛЮ ДВА 16, первым входом мажоритарного элемента 7, второй вход модуля 2 соединен с вторым входом первого элемента И 8, вторым входом первого элемента ИЛИ 14, вторым входом СУММАТОРА ПО МОДУЛЮ ДВА 16, вторым входом мажоритарного элемента 7, третий вход модуля 3 соединен с третьим входом первого элемента И 8, третьим входом первого элемента ИЛИ 14, третьим входом СУММАТОРА ПО МОДУЛЮ ДВА 16, третьим входом мажоритарного элемента 7, четвертый вход модуля 4 соединен с четвертым входом первого элемента И 8 и первым входом второго элемента И 11 и через первый элемент НЕ 12 соединен с первым входом третьего элемента И 9 и первым входом четвертого элемента И 10, пятый вход модуля 5 соединен с вторым входом третьего элемента И 9, вторым входом второго элемента И 11 и через второй элемент НЕ 13 соединен с вторым входом четвертого элемента И 10, выход первого элемента И 8 соединен с первым входом второго элемента ИЛИ 15, выход первого элемента ИЛИ 14 соединен с третьим входом третьего элемента И 9, выход мажоритарного элемента 7 соединен с третьим входом четвертого элемента И 10, выход СУММАТОРА ПО МОДУЛЮ ДВА 16 соединен с третьим входом второго элемента И 11, выход третьего элемента И 9 соединен с вторым входом второго элемента ИЛИ 15, выход четвертого элемента И 10 соединен с третьим входом второго элемента ИЛИ 15, выход второго элемента И 11 соединен с четвертым входом второго элемента ИЛИ 15, выход второго элемента ИЛИ соединен с выходом модуля 6.

Работа устройства осуществляется следующим образом.

В зависимости от значений входных сигналов Y1, Y2, Y3, Y4, Y5, на входах 1, 2, 3, 4, 5 модуля, на выходе 6 модуля и на выходах его элементов реализуются булевые функции, приведенные в табл. 1

Устройство реализует следующие булевые функции от трех аргументов (X1, Х2, Х3):

- симметричные булевые функции (C1, С2, С3);

- пороговые булевые функции (P1, Р2, Р3, P4, P5).

Для реализации заданных булевых функций необходимо на входы 1, 2, 3, 4, 5 устройства подать настроечные сигналы из множества {0, 1, X1, , Х2, , Х3, } в соответствии с таблицей настроек и видом реализуемой булевой функции (табл. 2). Значения настроечных сигналов приведены в табл. 3. На выходе 6 реализуется выбранная булевая функция.

Вид реализуемых симметричных булевых функций:

C1=X1 v Х2 v Х3; С21Х2 v Х1Х3 v Х2Х3; С31Х2Х3.

В табл. 4 приведены описания характеристик реализуемых пороговых функций.

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует не только симметричные булевые функции, но и пороговые булевые функции от трех аргументов.

Настраиваемый логический модуль, содержащий пять входов модуля, выход модуля, мажоритарный элемент, входы которого соединены соответственно с первым, вторым и третьим входами модуля, отличающийся тем, что дополнительно содержит четыре элемента И, два элемента НЕ, два элемента ИЛИ, СУММАТОР ПО МОДУЛЮ ДВА, причем первый вход модуля соединен с первым входом первого элемента И, первым входом первого элемента ИЛИ, первым входом СУММАТОРА ПО МОДУЛЮ ДВА, второй вход модуля соединен с вторым входом первого элемента И, вторым входом первого элемента ИЛИ, вторым входом СУММАТОРА ПО МОДУЛЮ ДВА, третий вход модуля соединен с третьим входом первого элемента И, третьим входом первого элемента ИЛИ, третьим входом СУММАТОРА ПО МОДУЛЮ ДВА, четвертый вход модуля соединен с четвертым входом первого элемента И и первым входом второго элемента И и через первый элемент НЕ соединен с первым входом третьего элемента И и первым входом четвертого элемента И, пятый вход модуля соединен с вторым входом третьего элемента И, вторым входом второго элемента И и через второй элемент НЕ соединен с вторым входом четвертого элемента И, выход первого элемента И соединен с первым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с третьим входом третьего элемента И, выход мажоритарного элемента соединен с третьим входом четвертого элемента И, выход СУММАТОРА ПО МОДУЛЮ ДВА соединен с третьим входом второго элемента И, выход третьего элемента И соединен с вторым входом второго элемента ИЛИ, выход четвертого элемента И соединен с третьим входом второго элемента ИЛИ, выход второго элемента И соединен с четвертым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с выходом модуля.



 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике и может применяться в составе арифметических устройств цифровых вычислительных машин. Техническим результатом является повышение точности умножения.

Группа изобретений относится к системе управления предупреждениями и процедурами для летательного аппарата, способам параметризации, разработки и технического обслуживания системы управления предупреждениями и процедурами.

Изобретение относится к области распознавания конфиденциальной фотографии. Технический результат – расширение арсенала технических средств для распознавания конфиденциальной фотографии.

Логический модуль предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия.

Группа изобретений относится к области обработки текста и может быть использована для определения длины символьных данных, в состав которых входит символ окончания.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех.

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в расширении функциональных возможностей мажоритарного модуля путем реализации бесповторных булевых функций от трех аргументов.

Изобретение относится к вычислительным комплексам и компьютерным сетям. Техническим результатом является обеспечение информационного взаимодействия в единой информационной среде объектов.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующий заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является упрощение управления за счет обеспечения реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, с помощью настройки на реализацию требуемой симметрической функции путем подачи на настроечные входы соответствующего двоичного кода, а также расширение функциональных возможностей за счет формирования сигнала готовности результата, что позволяет использовать логический вычислитель как в синхронных, так и в асинхронных схемах. Логический вычислитель содержит управляющий вход 1, входы значений аргументов 2, n двухвходовых коммутаторов 31…3n, выходы 4 и 5, два D-триггера 6 и 7, элемент И 8, две группы элементов задержки по n элементов в каждой 91…9n, 101…10n, формирователь фронта 11, настроечные входы 12, элемент НЕ 13, мультиплексор 14, формирователь спада 15, элемент ИЛИ 16. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов. Многофункциональный мажоритарный модуль содержит пять информационных входов, два настроечных входа, выход модуля, мажоритарный элемент, три элемента ИЛИ, семь элементов И, два элемента НЕ. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является расширение функциональных возможностей за счет возможности его использования как в синхронных, так и в асинхронных дискретных схемах, уменьшение сложности устройства и повышение его быстродействия. Мажоритарный модуль для отказоустойчивых систем содержит n информационных входов (n=2m+1, m=1, 2, …), n элементов И, вход запуска, n+1 элементов задержки, первый элемент ИЛИ, второй элемент ИЛИ, регистр сдвига, первый выход устройства, второй выход устройства. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов. Мажоритарный модуль «три из пяти» содержит пять информационных входов 1, 2, 3, 4, 5, два настроечных входа 6, 7, выход модуля 8, мажоритарный элемент 9, первый элемент ИЛИ 10, второй элемент ИЛИ 11, третий элемент ИЛИ 12, четвертый элемент ИЛИ 13, первый элемент И 14, второй элемент И 15, третий элемент И 16, четвертый элемент И 17, пятый элемент И 18, шестой элемент И 19. 1 ил., 1 табл.

Изобретение относится к устройствам поиска минимального значения интенсивности размещения. Технический результат заключается в расширении области применения устройства за счет введения средств для поиска минимального значения интенсивности размещения в тороидальных системах при направленной передаче информации по критерию минимизации интенсивности процессов и данных. Устройство содержит матрицу из m строк и n столбцов элементов однородной среды, n блоков подсчета единиц, блок нахождения максимума, сумматор, блок памяти, блок минимального значения, содержащий регистр координаты Z, регистр координаты Y, регистр координаты X, счетчик столбца, счетчик столбца, дешифратор уровня, дешифратор столбца, группу из i.j () триггеров выбора, группу из i.j () сумматоров, первая группа элементов И объединения, вторая группа элементов И, сумматор интенсивности. Входы установки матрицы элементов однородной среды соединены с входом установки устройства, информационные выходы элементов i-й строки (i = 1,2, …, m) матрицы элементов однородной среды соединены с i-м информационным входом блока памяти, выход которого соединен с информационным выходом устройства. 1 з.п. ф-лы, 9 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является уменьшение сложности устройства и повышение его быстродействия. Устройство для мажоритарного выбора сигналов содержит n информационных входов 11 - 1n, первую и вторую группы элементов И 2 и 3, которые содержат по n элементов И 21 - 2n и 31 - 3n, группу элементов ИЛИ 4, которая содержит n+2 элемента 41 - 4n+2, n+1 элементов задержки 51 - 5n+1, n+2 элементов НЕ 61 - 6n+2, первый триггер 7, второй триггер 8, реверсивный двоичный счетчик 9, вход запуска 10, первый выход устройства 11, второй выход устройства 12, третий выход устройства 13, выход готовности результата 14, третий триггер 15. 1 ил., 1 табл.

Изобретение относится к области обработки данных, а именно к способам определения похожести составных файлов. Технический результат настоящего изобретения заключается в обнаружении похожих составных файлов, который достигается путем признания составных файлов похожими, если вычисленные хеши составных фалов совпадают. Способ определения похожести составных файлов содержит этапы, на которых: a) определяют при помощи средства вычисления, является ли первый файл составным (compound file); b) выделяют при помощи средства вычисления первый набор признаков из заголовка первого составного файла, если на этапе ранее было определено, что первый файл является составным; c) выделяют при помощи средства вычисления второй набор признаков из по меньшей мере одной директории (directory entry) первого составного файла, если на этапе ранее было определено, что первый файл является составным; d) вычисляют при помощи средства вычисления хеш (hash) первого составного файла с использованием первого и второго набора признаков; e) выполняют шаги a-d для второго составного файла; f) признают при помощи средства сравнения первый и второй составные файлы похожими, если вычисленные хеши файлов совпадают. 6 з.п. ф-лы, 4 ил.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Технический результат заключается в уменьшении аппаратурных затрат. Логический преобразователь содержит десять мажоритарных элементов (11, …, 110). 1 ил.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Технический результат заключается в обеспечении реализация любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов. Такой результат достигается за счет одиннадцати мажоритарных элементов (11, …, 111) и новой схемы их соединения. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей. Техническим результатом является сокращение объема используемого оборудования умножителя по модулю за счет исключения из схемы всех умножителей на константу и инверторов. Для этого предлагаемый умножитель по модулю осуществляет данный метод путем выполнения n операций, где n - разрядность модуля. В ходе i-й операции значение z=x⋅y (где x и y - значения входных чисел) сравнивается со значением 2(n-i)⋅p путем вычисления разности z-2(n-i)⋅p, где i=1, …, n. Результатом умножения числа x на число y по модулю p будет являться значение разности, полученное в результате n-й операции. Значение 2(n-i)⋅p вычисляется посредством последовательного умножения значения модуля на 2 путем сдвига на один разряд кода модуля p в сторону старшего. Таким образом, можно исключить из схемы умножители на константу. Диапазон значений входных чисел для данного умножителя определяется размером умножителя и находится в пределах [0, …, (р-1)]. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации простых симметричных функций и пороговых булевых функций, зависящих от трех аргументов. Настраиваемый логический модуль содержит пять входов модуля 1, 2, 3, 4, 5, выход модуля 6, мажоритарный элемент 7, четыре элемента И 8, 9, 10, 11, два элемента НЕ 12, 13, два элемента ИЛИ 14, 15, сумматор по модулю два 16. 1 ил., 4 табл.

Наверх