Туннельный нелегированный многозатворный полевой нанотранзистор с контактами шоттки

Использование: в полупроводниковой технологии для изготовления нанотранзисторов и СБИС. Технический результат: электрическое легирование с помощью дополнительных управляющих электродов затворов, позволяющее создавать более резкие p-n-переходы, чем в туннельных транзисторах с физическим легированием; увеличение крутизны вольт-амперных характеристик туннельных транзисторов и снижение их порогового напряжения; возможность изменения типа проводимости канала для применения предлагаемых транзисторов в КМОП технологии цифровых интегральных схем, отсутствие технологических операций, связанных с легированием, расширение функциональных возможностей, увеличение крутизны подпороговой вольтамперной характеристики за счет увеличения количества управляющих электродов затворов и обеспечение работы в режиме туннельного транзистора. Сущность изобретения: предлагается конструкция туннельного нелегированного многозатворного полевого нанотранзистора с контактами Шоттки, характеризующаяся тем, что на поверхности слоя подзатворного диэлектрика располагаются последовательно два или больше управляющих электродов затворов на участке над каналом нанотранзистора между электродами стока и истока, при этом боковые поверхности управляющих электродов затворов закрыты слоями диэлектрика спейсеров, легирование слоя полупроводника не производится ни под электродами стока и истока, ни в канале нанотранзистора на участке между электродами стока и истока, а необходимые режимы работы нанотранзистора обеспечиваются использованием эффекта туннелирования и соответствующим выбором материалов электродов стока, истока и управляющих электродов затворов, а также прилагаемыми к управляющим электродам затворов напряжениями. 3 з.п. ф-лы, 3 ил.

 

Изобретение относится к области микро- и наноэлектроники и может быть использовано для изготовления как полевых нанотранзисторов, так и интегральных схем на их основе.

При создании транзисторов малых размеров на объемной полупроводниковой подложке сталкиваются с принципиальными ограничениями, вызванными так называемыми короткоканальными эффектами. Используя материалы с высоким, более 10, значением диэлектрической проницаемости k, уменьшая глубину переходов и толщину подзатворного диэлектрика, используя полупроводниковые подложки "кремний на изоляторе", добиваются возможности избавиться от "короткоканальных" эффектов, чтобы тем самым уменьшить размеры транзисторов и, главное, длину канала нанотранзисторов. Это позволяет повысить быстродействие интегральных схем. Кроме того, для высокого быстродействия также необходимо использовать высокопроводящие материалы затворов, например металлы или силициды металлов [1].

Продвижение в область еще меньших размеров элементов транзисторов требует отказа от легирования полупроводника в контактных областях. Реализация такой возможности обеспечивается только с использованием полевого транзистора с контактами Шоттки (SB FET) на истоке и стоке вместо омических контактов, которые обычно создаются путем сильного легирования полупроводника. Такие транзисторы были реализованы различными авторами [2]. Преимущества подобных транзисторов обусловлены отсутствием технологических операций, связанных с легированием контактов. Легирование включает процессы ионной имплантации и быстрого отжига при высокой, около 1000°С, температуре. Высокая температура вызывает нежелательную диффузию примеси и атомов металлов в структуре транзисторов.

Хотя предложенные конструкции транзисторов и решали поставленную задачу повышения степени интеграции и быстродействия, развитие технологии требует дальнейшего улучшения характеристик транзисторов, а также снижения энергопотребления и уменьшения разогрева. Этого можно добиться путем уменьшения рабочего напряжения транзисторов в цифровой логической схеме. Для уменьшения рабочего напряжения требуется увеличение наклона подпороговой вольт-амперной характеристики транзистора. Однако в транзисторах с контактами Шоттки наклон подпороговой характеристики ограничен величиной 60 мВ напряжения на затворе на декаду тока канала при комнатной температуре, как и в обычном полевом транзисторе [3].

Известны туннельные транзисторы [4], в которых в принципе может быть достигнута большая крутизна подпороговой характеристики. Работа таких транзисторов основана на смыкании и размыкании зоны проводимости и валентной зоны полупроводника, которые управляются напряжением на затворе. У этой конструкции имеется механический аналог в виде электромеханических переключателей, в которых напряжение на затворе смыкает и размыкает электрические контакты. В туннельных транзисторах обычно используется латеральная структура с областями разного типа легирования: p+-i-n+, причем затвор расположен над нелегированной i-областью. Недостатки подобных транзисторов обусловлены наличием технологических операций, связанных с легированием контактов. В частности, не удается создать резкие переходы в структурах p+-i-n+, в результате ток открытого состояния транзистора падает, что сказывается на его быстродействии. Кроме того, в процессе отжига примеси из контактов заходят в канал транзистора, уменьшая его проводимость. Другим нежелательным обстоятельством является то, что флуктуации концентрации легирующей примеси делают невозможным резкое смыкание и размыкание зоны проводимости и валентной зоны, что ограничивает достижимую крутизну вольт-амперной характеристики транзистора [5]. В связи с этим мы предлагаем добиваться повышения подпороговой крутизны транзистора за счет увеличения числа затворов и отсутствия легирования. С помощью дополнительных затворов осуществляется так называемое "электрическое легирование" подзатворных областей, при этом в процессе работы транзистора на дополнительные затворы подается постоянное напряжение. Выбор величины и знака этого напряжения позволяет получать структуры p+-i-n+ и n+-i-p+, т.е. с разным типом проводимости, что необходимо для создания КМОП (CMOS) пары, применяемой в цифровых логических схемах.

Для предлагаемой конструкции туннельного нелегированного многозатворного полевого нанотранзистора с контактами Шоттки с несколькими управляющими электродами затворов наиболее близким по конструкции является полевой транзистор с контактами Шоттки на истоке и стоке и одним управляющим электродом затвора [6]. Как отмечалось ранее, у такого транзистора наклон подпороговой вольт-амперной характеристики ограничен величиной 60 мВ напряжения на управляющем электроде затвора на декаду тока канала при комнатной температуре, как и в обычном полевом транзисторе.

Решение задачи повышения наклона подпороговой характеристики достигается тем, что предлагается конструкция туннельного нелегированного многозатворного полевого нанотранзистора с контактами Шоттки, включающая в себя полупроводниковую подложку, электроды стока и истока с контактами Шоттки, сформированные на слое полупроводника, канал полевого транзистора в слое полупроводника, расположенный между электродами стока и истока с контактами Шоттки и покрытый сверху слоем подзатворного диэлектрика, на котором расположен управляющий электрод затвора, сформированный на участке между электродами стока и истока над каналом нанотранзистора, при этом боковые поверхности управляющего электрода затвора закрыты изолирующими слоями диэлектрика спейсеров, отличается тем, что на поверхности слоя подзатворного диэлектрика на участке над каналом нанотранзистора между электродами стока и истока располагаются последовательно два или больше управляющих электродов затворов, при этом боковые поверхности управляющих электродов (затворов) закрыты слоями диэлектрика спейсеров, легирование слоя полупроводника не производится ни под электродами стока и истока, ни в канале нанотранзистора на участке между электродами стока и истока, а необходимые режимы работы нанотранзистора обеспечиваются использованием эффекта туннелирования и соответствующим выбором материалов электродов стока, истока и управляющих электродов затворов, а также прилагаемыми к управляющим электродам затворов напряжениями.

На прилагаемых чертежах показаны: изолирующая подложка 1; кремний 2; электрод истока 3; электрод стока 4; диэлектрик спейсера 5; управляющий электрод затвора 6 и подзатворный диэлектрик 7.

На фиг. 1-2 представлены конструкция выбранного в качестве прототипа туннельного полевого транзистора и конструкция предлагаемого туннельного нелегированного многозатворного полевого нанотранзистора с контактами Шоттки в варианте использования в качестве полупроводниковой подложки типа "кремний на изоляторе". Во втором случае показаны три управляющих электрода затворов, однако следует отметить, что - это только пример конструкции, а в общем случае может быть несколько, т.е. два или больше управляющих электродов затворов, как это сказано в формуле изобретения.

На фиг. 3 представлен результат расчета вольт-амперных характеристик, т.е. зависимости тока транзистора от напряжения на затворе для «классического» кремниевого транзистора с физическим легированием и одним затвором и для предлагаемого транзистора с электрическим легированием и несколькими управляющими электродами затворов.

Мы провели расчет вольт-амперных характеристик «классического» кремниевого транзистора с физическим легированием и одним затвором и предлагаемого транзистора с электрическим легированием и несколькими управляющими электродами затворов. При расчете характеристики транзистора с одним затвором мы использовали идеализированную модель резкой границы легирования на p-i-переходе. Это приближение дает завышенные значения подпороговой крутизны, т.к. не принимает во внимание флуктуацию плотности легирующей примеси. По-видимому, именно в результате этих флуктуаций экспериментально достигнутые значения подпороговой крутизны в легированных туннельных транзисторах гораздо ниже, а именно (53 мВ/дек)-1 для кремниевых транзисторов [7] и (47 мВ/дек)-1 для транзисторов на основе материалов А3В5 [8].

Следует отметить, что использование германия приводит к улучшению характеристик (крутизны и тока открытого состояния) по сравнению с кремниевыми туннельными транзисторами. Полупроводники группы А3В5, в принципе, также позволяют улучшить характеристики предлагаемых транзисторов, однако до сих пор не решена проблема подзатворных диэлектриков, т.к. существующие в настоящее время диэлектрики обладают большим количеством дефектов на границе раздела с полупроводником.

Предлагаемая конструкция туннельного нелегированного многозатворного полевого нанотранзистора с контактами Шоттки и интегральные схемы на их основе обеспечивают следующие преимущества:

- совмещение в одном транзисторе преимуществ транзисторов с контактами Шоттки (отсутствие легирования) с преимуществами туннельных транзисторов (высокая крутизна подпороговой характеристики);

- электрическое легирование, используемое вместо физического легирования, устраняет потребность в высокотемпературной операции отжига для активации примесей и повышает крутизну характеристики туннельного транзистора;

- выбор величины и знака напряжения на вспомогательных легирующих управляющих электродах затворов позволяет получать транзисторы с разным типом проводимости канала, т.е. n- и p-типа, что необходимо для создания КМОП-пары, применяемой в цифровых интегральных схемах.

Эти преимущества обеспечивают нанометровую, вплоть до нескольких нанометров, длину канала полевого нанотранзистора, решая проблемы достижения высокой степени интеграции, увеличения рабочей частоты, повышения крутизны подпороговой характеристики и увеличения тока открытого состояния при работе в режиме туннельного транзистора, уменьшения рабочего напряжения, снижения энергопотребления, а также повышения быстродействия и воспроизводимости параметров приборов. В целом наличие необходимого, произвольно выбираемого, количества управляющих электродов затворов значительно расширяет функциональные возможности нанотранзистора и повышает эффективность управления его характеристиками.

Источники информации

1. Патент США US 6602781 В1, 2003 (Metal silicide gate transistors, Qi Xiang et al.).

2. A) D.J. Pearman, G. Pailloncy, J.-P. Raskin, J.M. Larson, J.P. Snyder, E.H.C. Parker and Т.E. Whall. Static and High-Frequency Behavior and Performance of Schottky-Barrier p-MOSFET Devices, IEEE Tr. El. Dev., vol. 54, pp, 2796-2802, 2007.

B) Li Ding-Yu, Sun Lei, Zhang Sheng-Dong, Wang Yi, Liu Xiao-Yan and Han Ru-Qi. Schottky barrier MOSFET structure with silicide source/drain on buried metal. Chinese Physics, vol. 16. pp. 240-244, 2007.

C) C. Ahn and M. Shin. Ballistic Quantum Transport in Nanoscale Schottky-Barrier Tunnel Transistors. IEEE Tr. Nanotech., vol. 5, pp. 278-283, 2006.

3. D. Svintsov, V. Vyurkov, A. Burenkov, R. Oechsner, V. Lukichev and A. Orlikovsky. Tunnel FET with nanotube and graphene channels, Semiconductors, 47, 2, p. 279-284, 2013.

4. C. Aydin, A. Zaslavsky, S. Luryi, S. Cristoloveanu, D. Mariolle, D. Fraboulet and S. Deleonibus. Lateral interband tunneling transistor in silicon-on-insulator. Applied Physics Letters 84, 1780 (2004).

5. A) S. Mookerjea, D. Mohata, T. Mayer, V. Narayanan, S. Datta Temperature-Dependent I-V Characteristics of a Vertical In0,53Ga0,47As Tunnel FET // IEEE Electron Device Letters, Vol. 31, 2010, p. 564.

B) C.D. Bessire, M.T. , H. Schmid, A. Schenk, K.B. Reuter, H. Riel Trap-Assisted Tunneling in Si-InAs Nanowire Heteroj unction Tunnel Diodes // Nano Letters, Vol. 11, 2011, p. 4195.

6. Патент США US 2007/0187758 A1 (SB-MOSFET (Schottky Barrier Metal-Oxide-Semiconductor Field Effect Transistor), with low barrier height and fabricating method thereof, Myung Sim Jun et al.).

7. Gandhi, R. et al. Vertical Si-nanowire n-type tunneling FETs with low subthreshold swing (≤50 mV/decade) at room temperature. IEEE Electron Device Lett. 32, 437-439 (2011).

8. Tomioka, K., Yoshimura, M. & Fukui, T. Steep-slope tunnel field-effect transistors using III-V nanowire / Si heterojunction. In Symposium on VLSI Technology, 47-48 (IEEE, 2012).

1. Туннельный нелегированный многозатворный полевой нанотранзистор с контактами Шоттки, включающий в себя полупроводниковую подложку, электроды стока и истока с контактами Шоттки, сформированные на поверхности полупроводниковой подложки, канал полевого транзистора в полупроводниковой подложке, расположенный между электродами стока и истока с контактами Шоттки и покрытый сверху слоем подзатворного диэлектрика, на котором расположен управляющий электрод затвора, сформированный на участке между электродами стока и истока над каналом нанотранзистора, при этом боковые поверхности управляющего электрода затвора закрыты изолирующими слоями диэлектрика спейсеров, отличающийся тем, что на поверхности слоя подзатворного диэлектрика на участке над каналом нанотранзистора между электродами стока и истока располагаются последовательно два или больше управляющих электродов затворов, при этом боковые поверхности управляющих электродов затворов закрыты слоями диэлектрика спейсеров, легирование полупроводниковой подложки не производится ни под электродами стока и истока, ни в канале нанотранзистора на участке между электродами стока и истока, а необходимые режимы работы нанотранзистора обеспечиваются использованием эффекта туннелирования и соответствующим выбором материалов электродов стока, истока и управляющих электродов затворов, а также прилагаемыми к управляющим электродам затворов напряжениями.

2. Туннельный нелегированный многозатворный полевой нанотранзистор с контактами Шоттки по п. 1, отличающийся тем, что в качестве полупроводниковой подложки используется полупроводниковая подложка типа "полупроводник на изоляторе", например "кремний на изоляторе".

3. Туннельный нелегированный многозатворный полевой нанотранзистор с контактами Шоттки по п. 1, отличающийся тем, что в качестве полупроводниковой подложки используется полупроводниковая подложка в виде объемного полупроводника.

4. Туннельный нелегированный многозатворный полевой нанотранзистор с контактами Шоттки по п. 1, отличающийся тем, что в качестве подзатворного диэлектрика и диэлектрика спейсеров используется один и тот же диэлектрический материал с высоким, более 10, значением диэлектрической проницаемости k, например HfO2, ZrO2, Al2O3, InO2, LaO2, Ta2O5, ZrSiO4, HfSiO4.



 

Похожие патенты:

Настоящее изобретение касается способа изготовления полупроводникового ламината, включающего в себя первый и второй слои оксида металла, а также слой диэлектрика, причем первый слой оксида металла располагается между вторым слоем оксида металла и слоем диэлектрика и имеет толщину равную или менее 20 нм.

Изобретение относится к переключающимся схемам. Технический результат заключается в уменьшении нагрузки на схему формирователя сигналов управления затвором.

Изобретение относится к оксиду р-типа, оксидной композиции р-типа, способу получения оксида р-типа, полупроводниковому прибору, аппаратуре воспроизведения изображения и системе.

Изобретение относится к области наноэлектроники. В туннельном полевом транзисторе с изолированным затвором, содержащем электроды истока и стока, выполненные из монослойного графена и лежащие на изолирующей подложке в одной плоскости, а также затвор, выполненный из проводящего материала и расположенный над областями истока, туннельного перехода и стока, электроды истока и стока ориентированы друг к другу кристаллографически ровным краем типа зигзаг и разделены туннельно-прозрачным для носителей заряда вакуумным барьером.

Изобретение относится к полупроводниковым устройствам. В полупроводниковом устройстве анодная область 106 сформирована в нижнем участке канавки 105, в которой сформирован электрод 108 затвора, или в дрейфовой области 102 непосредственно под канавкой 105.

Изобретение относится к металлооксидным тонким пленкам, используемым при изготовлении полевого транзистора. Жидкость для нанесения покрытия с образованием металлооксидной тонкой пленки включает неорганическое соединение индия, по меньшей мере одно из неорганического соединения магния и неорганического соединения цинка, простой гликолевый эфир и диол, причем диол выбран из по меньшей мере одного из диэтиленгликоля, 1,2-пропандиола и 1,3-бутандиола.

Изобретение относится к технологии получения монолитных интегральных схем на основе полупроводниковых соединении AIIIBV, в частности к созданию сверхвысокочастотных транзисторов, в которых минимизировано содержание драгоценных металлов.

Изобретение относится к полупроводниковым устройствам. Полупроводниковое устройство содержит тонкопленочный транзистор, содержащий шину затвора, первую изолирующую пленку, оксидно-полупроводниковый слой в форме островка, вторую изолирующую пленку, шину истока, электрод стока и пассивирующую пленку, а также контактную площадку, содержащую первый соединительный элемент, изготовленный из той же проводящей пленки, что и шина затвора, второй соединительный элемент, изготовленный из той же проводящей пленки, что и шина истока и электрод стока, и третий соединительный элемент, сформированный на втором соединительном элементе.

Изобретение относится к полупроводниковому устройству со схемой защиты от электростатического разряда. .

Изобретение относится к технологии изготовления интегральных схем на комплементарных транзисторах со структурой метал-окисел-полупроводник (КМОП ИС), с использованием подложек кремний на изоляторе (КНИ).

Изобретение относится к структурам электронных схем. Ребра электронного устройства сформированы путем эпитаксиального выращивания первого слоя материала поверх поверхности подложки на дне щели, сформированной между боковыми стенками областей узкощелевой изоляции (STI). Высота щели может составлять, по меньшей мере, 1,5 размера ее ширины, и первый слой может заполнять меньше, чем высоту щели. Затем второй слой из материала может быть эпитаксиально выращен на первом слое щели и поверх верхних поверхностей областей STI. Второй слой может иметь вторую ширину, продолжающуюся поверх щели и поверх участков верхних поверхностей областей STI. Второй слой может затем быть структурирован и может быть вытравлен для формирования пары ребер электронного устройства поверх участков верхних поверхностей областей STI, проксимально щели. Изобретение позволяет исключить дефекты кристаллов в ребрах, из-за различия между постоянными кристаллических решеток на границе перехода слоев. 3 н. и 17 з.п. ф-лы, 10 ил.

Изобретение относится к тонкопленочному транзистору, подложке матрицы и панели дисплея. Тонкопленочный транзистор ТПТ включает затвор, первый изолирующий слой, расположенный над затвором, второй изолирующий слой, расположенный над первым изолирующим слоем, полупроводниковый слой, исток и сток, расположенные между первым изолирующим слоем и вторым изолирующим слоем, слой омического контакта, расположенный между полупроводниковым слоем, истоком и стоком, причем слой омического контакта включает отверстие, проходящее через слой омического контакта посредством зазора между истоком и стоком, чтобы открыть полупроводниковый слой, и второй изолирующий слой соединяется с полупроводниковым слоем через это отверстие, и проводящий слой, расположенный над вторым изолирующим слоем. Проводящий слой и затвор электрически связаны друг с другом, так что когда ТПТ находится в состоянии включения, ток включения, генерируемый в проводящих каналах полупроводникового слоя, увеличивается. Когда ТПТ находится в состоянии отключения, ток отключения, генерируемый в проводящих каналах, уменьшается. Таким образом, отношение тока включения к току отключения увеличивается. 3 н. и 12 з.п.ф-лы, 6 ил.

Изобретение относится к полевому транзистору и устройству отображения изображений. Полевой транзистор включает в себя основу, пассивирующий слой, изолирующий слой затвора, сформированный между ними, электрод истока и электрод стока, которые формируются находящимися в контакте с изолирующим слоем затвора, слой полупроводника, который сформирован между по меньшей мере электродом истока и электродом стока и находится в контакте с изолирующим слоем затвора, электродом истока и электродом стока, а также электрод затвора, который находится в контакте с изолирующим слоем затвора и обращен к слою полупроводника через изолирующий слой затвора, при этом пассивирующий слой содержит первый пассивирующий слой, который содержит первый композитный оксид металла, содержащий Si и щелочноземельный металл, а также второй пассивирующий слой, который формируется находящимся в контакте с первым пассивирующим слоем и содержит второй композитный оксид металла, содержащий щелочноземельный металл и редкоземельный элемент. Изобретение обеспечивает получение высоконадежного полевого транзистора. 4 н. и 4 з.п. ф-лы, 15 ил.

Предоставлен полевой транзистор, содержащий электрод затвора, предназначенный для приложения напряжения затвора, электрод истока и электрод стока, оба из которых предназначены для вывода электрического тока, активный слой, образованный из оксидного полупроводника n-типа, предусмотренный в контакте с электродом истока и электродом стока, и изолирующий слой затвора, предусмотренный между электродом затвора и активным слоем, при этом работа выхода электрода истока и электрода стока составляет 4,90 эВ или более, а концентрация электронов - носителей заряда оксидного полупроводника n-типа составляет 4,0×1017 см-3 или более. Изобретение обеспечивает получение полевого транзистора, электроды истока и стока которого имеют высокую устойчивость к процессу термообработки и обработке в окислительной атмосфере и имеют низкое удельное электрическое сопротивление, при этом транзистор не требует наличия буферного слоя. 5 н. и 10 з.п. ф-лы, 24 ил., 19 табл.

Настоящее изобретение относится к тонкопленочному транзистору из низкотемпературного поликристаллического кремния, который обладает определенными электрическими характеристиками и надежностью, и к способу изготовления такого тонкопленочного транзистора. Тонкопленочный транзистор из низкотемпературного поликристаллического кремния включает по меньшей мере подзатворный слой, которым является композитный изоляционный слой, включающий по меньшей мере три диэлектрических слоя, при этом плотность каждого диэлектрического слоя последовательно увеличивается в порядке их формирования в данном способе изготовления. Поскольку согласно настоящему изобретению учитывается отношение между плотностью каждого слоя композитного изоляционного слоя и плотностью других его слоев, каждый слой в композитном изоляционном слое тонкопленочного транзистора из низкотемпературного поликристаллического кремния, изготовленный способом согласно настоящему изобретению, имеет улучшенные характеристики контакта поверхности и электропроводности тонкой пленки. Также учитывается толщина пленки каждого слоя в композитном изоляционном слое, так что паразитная емкость может быть эффективно уменьшена, и, таким образом, скорость срабатывания транзистора может быть повышена. А именно путем улучшения качества формирования пленки подзатворного слоя могут быть улучшены электрическая характеристика и надежность тонкопленочного транзистора из низкотемпературного поликристаллического кремния. 2 н. и 8 з.п. ф-лы, 3 ил.

Настоящее изобретение предлагает переключающий тонкопленочный транзистор (ТПТ), который включает затвор, сток, исток, полупроводниковый слой и четвертый электрод, причем сток соединяется с первым сигналом, затвор соединяется с управляющим сигналом для управления включением или отключением ТПТ, исток выводит первый сигнал, когда ТПТ включается, четвертый электрод и затвор соответственно расположены на двух сторонах полупроводникового слоя, и четвертый электрод является проводящим и выборочно соединяется с напряжениями разного уровня, причем первый сигнал является контрольным сигналом, и исток соединен с проверяемой линией сканирования или линией данных. Изобретение обеспечивает уменьшение тока утечки в канале переключающего ТПТ, чтобы улучшить переключающую характеристику при отключении ТПТ. 2 н. и 7 з.п. ф-лы, 6 ил.

Изобретение относится к электронной полупроводниковой технике и направлено на создание рентабельного базового процесса изготовления мощных кремниевых СВЧ LDMOS транзисторов с диапазоном рабочих частот до 3,0…3,6 ГГц на более доступном и менее дорогостоящем технологическом оборудовании. Это достигается тем, что в известном способе изготовления мощных кремниевых СВЧ LDMOS транзисторов с модернизированным затворным узлом элементарных ячеек, включающем создание сквозных истоковых р+-перемычек элементарных транзисторных ячеек в высокоомном эпитаксиальном р--слое исходной кремниевой р-р+-подложки, выращивание подзатворного диэлектрика на лицевой поверхности подложки, нанесение на подзатворный диэлектрик слоя поликремния и легирование его фосфором, нанесение на поликремний тугоплавкого металла, формирование полицида тугоплавкого металла, создание из полицида тугоплавкого металла и расположенного под ним слоя поликремния методом фотолитографии полицидных электродов затвора элементарных ячеек в виде узких протяженных продольных зубцов прямоугольного сечения, создание в высокоомном р--слое подложки р-карманов, многоступенчатых слаболегироваиных n--областей стока и высоколегированных n+-областей стока и истока элементарных ячеек посредством внедрения в подложку соответственно ионов бора, фосфора и мышьяка при использовании в качестве защитной маски полицидных электродов затвора и слоев фоторезиста и последующего диффузионного перераспределения внедренных в подложку примесей, поэтапное осаждение многоуровневого межслойного диэлектрика на лицевую поверхность подложки и поэтапное вскрытие в нем контактных окон над высоколегированными р+-перемычками, высоколегированными n+-областями стока и истока и точечно над полицидными электродами затвора элементарных ячеек, формирование многоуровневых металлических электродов стока и шунтирующих шин затвора, а также заземленных на исток экранирующих электродов элементарных ячеек на лицевой поверхности подложки и общего металлического электрода истока транзисторной структуры на ее тыльной стороне, сначала создают узкие полицидные продольные зубцы затворного узла элементарных ячеек и используют их в качестве защитной маски при внедрении в подложку ионов бора, фосфора и мышьяка при формировании соответственно р-карманов, многоступенчатых слаболегированных n--областей стока и высоколегированных n+-областей стока и истока элементарных ячеек, а металлические проводники, точечно шунтирующие продольные полицидные затворные зубцы элементарных ячеек формируют одновременно с 1-ым уровнем шунтирующих шин затвора транзисторной структуры над сквозными истоковыми р+-перемычками в высокоомном эпитаксиальном р--слое подложки и из того же материала. 7 ил.

Изобретение предлагает способ изготовления тонкой пленки низкотемпературного поликристаллического кремния, включающий этап выращивания слоя аморфного кремния, этап первоначального выращивания слоя оксида кремния на слое аморфного кремния, затем формирование некоторого множества вогнутых поверхностей на слое оксида кремния, которые будут отражать лучи света, вертикально проецируемые на оксид кремния, и, последним, этап проецирования луча эксимерного лазера на слой аморфного кремния через слой оксида кремния, чтобы преобразовать слой аморфного кремния в тонкую пленку низкотемпературного поликристаллического кремния. Настоящее изобретение также предлагает тонкую пленку низкотемпературного поликристаллического кремния, изготовленную способом, описанным выше, а также транзистор из низкотемпературного поликристаллического кремния. Когда выполняется процесс отжига с помощью эксимерного лазера для изготовления тонкой пленки низкотемпературного поликристаллического кремния, начальная точка и направление перекристаллизации можно контролировать, чтобы получить увеличенный размер зерна. 3 н. и 17 з.п. ф-лы, 3 ил.

Изобретение относится к области изготовления электронных устройств, в частности устройств на основе материалов III-V групп. Способ изготовления устройства на основе материала III-V групп включает этапы, на которых в изолирующем слое на кремниевой подложке формируют канавку, в канавку наносят первый буферный слой на основе материала III-V групп на кремниевую подложку, на первый буферный слой наносят второй буферный слой на основе материала III-V групп, слой канала устройства на основе материала III-V групп наносят на второй буферный слой на основе материала III-V групп. Изобретение обеспечивает интеграцию устройств на основе материалов III-V групп n-типа и p-типа на кремниевой подложке. 3 н. и 15 з.п. ф-лы, 16 ил.

Использование: в полупроводниковой технологии для изготовления нанотранзисторов и СБИС. Технический результат: электрическое легирование с помощью дополнительных управляющих электродов затворов, позволяющее создавать более резкие p-n-переходы, чем в туннельных транзисторах с физическим легированием; увеличение крутизны вольт-амперных характеристик туннельных транзисторов и снижение их порогового напряжения; возможность изменения типа проводимости канала для применения предлагаемых транзисторов в КМОП технологии цифровых интегральных схем, отсутствие технологических операций, связанных с легированием, расширение функциональных возможностей, увеличение крутизны подпороговой вольтамперной характеристики за счет увеличения количества управляющих электродов затворов и обеспечение работы в режиме туннельного транзистора. Сущность изобретения: предлагается конструкция туннельного нелегированного многозатворного полевого нанотранзистора с контактами Шоттки, характеризующаяся тем, что на поверхности слоя подзатворного диэлектрика располагаются последовательно два или больше управляющих электродов затворов на участке над каналом нанотранзистора между электродами стока и истока, при этом боковые поверхности управляющих электродов затворов закрыты слоями диэлектрика спейсеров, легирование слоя полупроводника не производится ни под электродами стока и истока, ни в канале нанотранзистора на участке между электродами стока и истока, а необходимые режимы работы нанотранзистора обеспечиваются использованием эффекта туннелирования и соответствующим выбором материалов электродов стока, истока и управляющих электродов затворов, а также прилагаемыми к управляющим электродам затворов напряжениями. 3 з.п. ф-лы, 3 ил.

Наверх