Способ изготовления тонкопленочных чип-резисторов

Изобретение относится к микроэлектронике и может быть использовано для изготовления тонкопленочных чип-резисторов, резистивных матриц, а также гибридных интегральных схем с резисторами в производстве радиоэлектронной аппаратуры различного назначения. Техническим результатом является повышение надежности резисторов за счет увеличения до максимально возможной поверхности контактирования проводникового и резистивного слоев по их периметру в области контактных площадок резисторов и расположения контактных площадок резисторов на обеих поверхностях подложки. Способ изготовления включает травление окон в диэлектрическом слое заготовки из лакофольгового диэлектрика до слоя медной фольги, осаждение в эти окна гальванической меди, вакуумное напыление на диэлектрический слой подложки резистивных и проводникового слоев, формирование из них в области окон в диэлектрическом слое заготовки резистивных элементов и контактных площадок к ним, которые представляют собой многослойную структуру из медной фольги, гальванической и вакуумной меди, внутри которой осуществляется электрический контакт проводникового и резистивного слоев по всему периметру. 3 ил.

 

Изобретение относится к области радиоэлектроники, в частности к технологии изготовления чип-резисторов, резистивных матриц и гибких интегральных схем на основе лакофольговых диэлектриков и может быть использовано в электронной промышленности, приборостроении и вычислительной технике.

Известен способ изготовления прецизионных чип-резисторов (Патент РФ №2402088 «Способ изготовления прецизионных чип-резисторов по гибридной технологии», опубликовано: 20.10.2010), содержащий последовательное формирование на изоляционной подложке на основе толстопленочной технологии электродных контактов, а на основе тонкопленочной технологии - резистивного слоя с последующим ломанием изоляционной подложки на чипы. Недостатком аналога является большое количество технологических операций как по тонкопленочной, так и по толстопленочной технологии, что делает трудоемкой его техническую реализацию.

В Патенте РФ №2330343 «Тонкопленочный резистор» (опубликовано: 27.07.2008) предложена конструкция и технология изготовления контакта, позволяющая снизить пиковые значения мощности рассеяния и тем самым повысить устойчивость резистора к параметрическим и катастрофическим отказам. Эта технология выбрана нами за прототип.

Отличительной особенностью прототипа является увеличение толщины резистивного слоя под контактом и в приграничной к контакту зоне резистора на длину не менее тройной толщины резистивного слоя (образование ступеньки). Таким образом, утолщение резистивного слоя под контактом и в приграничной к контакту зоне резистивного элемента позволяет снизить пиковые значения мощности рассеяния и повысить тем самым устойчивость резистора к параметрическим и катастрофическим отказам. Однако следует отметить, что предложенная технология изготовления прототипа влечет за собой усложнение процесса изготовления и увеличение затрат на производство.

Недостаток известных способов изготовления пленочных резисторов состоит в том, что электрический контакт резистивного и проводникового слоев происходит не по всему периметру резистивного слоя.

В предлагаемом способе изготовления чип-резистора контакт проводникового и резистивного слоев происходит по всему периметру поверхности резистивного слоя в области контактных площадок резистора, что повышает надежность резисторов и уменьшает возможность параметрических и катастрофических отказов.

Основной задачей, на решение которой направлено заявляемое изобретение, является повышение надежности чип-резисторов в процессе эксплуатации, снижение весогабаритных характеристик.

Техническим результатом предлагаемого изобретения является повышение надежности резисторов за счет увеличения до максимально возможной поверхности контактирования резистивного элемента по его периметру в области контактных площадок резисторов и расположения контактных площадок резисторов на обеих поверхностях подложки.

Предлагаемый способ иллюстрируется фигурами 1, 2 и 3, где:

Фиг. 1 - технологический процесс изготовления тонкопленочных чип-резисторов;

Фиг. 2 - 3D-модель чип-резистора, а) фронтальное изображение чип-резистора, б) сечение контактной площадки чип-резистора;

Фиг. 3 - структурный разрез контактной площадки чип-резистора.

Указанный технический результат достигается тем, что предлагаемый способ изготовления тонкопленочных чип-резисторов, основанный на использовании лакофольговых диэлектриков (Фиг. 1), включает травление окон в диэлектрическом слое заготовки (а) до слоя медной фольги (б), осаждение в эти окна гальванической меди (в) вакуумное напыление на диэлектрическую сторону заготовки вначале резистивного слоя с формированием резистивного элемента, а затем медного проводникового слоя с формированием контактных площадок резистора (г, д), которые представляют собой (Фиг. 2, 3) многослойную структуру из медной фольги подложки, гальванической и вакуумной меди, внутри которой осуществляется электрический контакт с резистивным элементом, обеспечивая максимально возможную площадь контактирования контактных площадок и резистивного элемента по его периметру.

Сущность предложенного способа изготовления чип-резисторов и резистивных матриц на основе лакофольговых диэлектриков заключается в следующем.

В качестве подложки для нанесения резистивных и проводникового слоев применяют лакофольговый диэлектрик, например, марки ФДИ-АП ЫУО.037.042 ТУ с толщиной диэлектрического слоя из полиимида 30 мкм и толщиной медной фольги 35 мкм. В диэлектрическом слое подложки вытравливают окна до медной фольги в местах расположения контактных площадок резисторов. Далее осаждают в эти окна гальваническую медь до уровня поверхности диэлектрического слоя.

На его поверхность вакуумным напылением наносят резистивный слой, формируют из него резистивный элемент, затем напыляют слой из меди и формируют из медной фольги подложки, гальванически и вакуумно-осажденной меди контактные площадки резистора (Фиг. 3).

Пример осуществления способа изготовления чип-резисторов и резистивных матриц на основе лакофольговых диэлектриков.

На Фиг. 1 показана последовательность технологических операций по изготовлению гибкой тонкопленочной гибридной интегральной схемы с чип-резисторами по заявленному способу. В диэлектрическом слое заготовки из лакофольгового диэлектрика, марки ФДИ-АП ЫУО.037.042 ТУ (или другого аналогичного), методом фотолитографии или другим способом формируют окна на толщину диэлектрического слоя до проводникового слоя из медной фольги в местах расположения контактных площадок чип-резисторов. Затем в эти окна осаждают гальваническую медь на толщину диэлектрического слоя заготовки. На полученную структуру напыляют на вакуумной установке резистивный слой и формируют из него методом фотолитографии, ионного травления или через маски резистивный элемент. Далее на диэлектрическую часть заготовки со сформированными резистивными элементами напыляют проводниковый слой вакуумной меди и формируют из него контактные площадки резисторов. Из медной фольги заготовки формируют контактные площадки с противоположной стороны диэлектрического слоя. Проводниковые элементы платы покрывают защитным антикоррозионным слоем (золото, хим. олово или другими материалами) и производят подгонку резисторов. При установке чип-резисторов вне герметичных объемов на резистивный элемент наносят слой изоляционного лака типа УР-231 (Фиг. 1, е).

Изготовленные данным способом чип-резисторы можно устанавливать на печатные платы из органических и керамических материалов. Также данная технология применима для изготовления тонкопленочных гибридных интегральных схем и резистивных матриц.

Способ изготовления тонкопленочных чип-резисторов, основанный на использовании лакофольговых диэлектриков, отличающийся тем, что в диэлектрическом полимерном слое подложки вытравливают окна до слоя медной фольги, осаждают в эти окна гальваническую медь до уровня поверхности полимерного слоя, методом вакуумного напыления наносят на диэлектрический слой подложки резистивный слой с формированием резистивного элемента, а затем медный проводниковый слой с формированием контактных площадок резистора, которые представляют собой многослойную проводниковую структуру, внутри которой находится резистивный слой, контактирующий по всему периметру с проводниковым слоем.



 

Похожие патенты:

Изобретение относится к электронной технике, а именно к производству постоянных резисторов, и может быть использовано в электронной, радиотехнической и других смежных отраслях промышленности, в том числе мощных, высокочастотных цепях.

Изобретение относится к области электротехники, в частности к технологии изготовления тонкопленочных резисторов, и может быть использовано в радиоэлектронной промышленности, приборостроении и вычислительной технике.
Изобретение относится к технологическим процессам изготовления тонкопленочных резисторов. .

Изобретение относится к области электроники и может быть использовано при изготовлении ЧИП резистивных высокочастотных (ВЧ) аттенюаторов. Техническим результатом является увеличение рассеиваемой мощности и упрощение технологии изготовления резистивного ВЧ-аттенюатора. Резистивный ВЧ-аттенюатор состоит из керамической платы и нанесенных на нее резистивного и электропроводящего слоев, на керамической плате первым выполнен резистивный слой, при этом на нем размещен электропроводящий слой, выполненный в виде узких контактных площадок, третьим является диэлектрический слой с окнами, размещенными в местах узких контактных площадок, четвертым является электропроводящий слой, соединяющийся через окна с узкими контактными площадками второго слоя и выполненный в виде контактных площадок увеличенной площади. 1 ил., 1 табл.

Изобретение относится к микроэлектронике, а именно к способу изготовления электрически изолированных резисторов микросхем на арсениде галлия с высокой термостабильностью. Технический результат заключается в увеличении термостабильности и повышении пробивного напряжения изолирующих слоев микросхем на арсениде галлия. Способ изготовления электрически изолированных резисторов микросхем, заключающийся в изготовлении контактных площадок на эпитаксиальных структурах арсенида галлия, проведении внедрения ионов гелия с энергией 30-150 кэВ и дозой 1,2-1,4 мкКл/см2 для формирования областей изоляции, нанесении маски фоторезиста с последующим формированием окон в фоторезистивной маске для повторного внедрения ионов гелия с энергией 30-150 кэВ и дозой 6-12 мкКл/см2. 10 ил, 1 табл.

Изобретение относится к микроэлектронике и может быть использовано для изготовления тонкопленочных чип-резисторов, резистивных матриц, а также гибридных интегральных схем с резисторами в производстве радиоэлектронной аппаратуры различного назначения. Техническим результатом является повышение надежности резисторов за счет увеличения до максимально возможной поверхности контактирования проводникового и резистивного слоев по их периметру в области контактных площадок резисторов и расположения контактных площадок резисторов на обеих поверхностях подложки. Способ изготовления включает травление окон в диэлектрическом слое заготовки из лакофольгового диэлектрика до слоя медной фольги, осаждение в эти окна гальванической меди, вакуумное напыление на диэлектрический слой подложки резистивных и проводникового слоев, формирование из них в области окон в диэлектрическом слое заготовки резистивных элементов и контактных площадок к ним, которые представляют собой многослойную структуру из медной фольги, гальванической и вакуумной меди, внутри которой осуществляется электрический контакт проводникового и резистивного слоев по всему периметру. 3 ил.

Наверх