Логический вычислитель

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в обеспечении однородности состава и упрощении реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов. Логический вычислитель содержит двадцать мажоритарных элементов (11, …, 120), за счет которых обеспечиваются однородность состава и реализация целевых функций без использования настроечных сигналов. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические вычислители (см., например, фиг. 2 в описании изобретения к патенту РФ 2491613, кл. G06F 7/38, 2013 г.), которые реализуют параллельный набор двух простых симметричных булевых функций, зависящих от параллельного набора двух аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических вычислителей, относятся, в частности, ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический вычислитель (патент РФ 2260837, кл. G06F 7/38, 2005 г.), который имеет шесть информационных входов, шесть выходов и реализует параллельный набор шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся неоднородность состава и сложность реализации целевых функций, обусловленные соответственно тем, что прототип состоит из элементов пяти типов (регистра, элементов ИЛИ, элементов И, замыкающих и размыкающих ключей) и целевые функции воспроизводятся с помощью настроечных сигналов.

Техническим результатом изобретения является обеспечение однородности состава и упрощение реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом вычислителе, содержащем шесть информационных входов, шесть выходов, особенность заключается в том, что в него введены двадцать мажоритарных элементов, выходы j-го и r-го мажоритарных элементов соединены соответственно с объединенными вторым входом (j+[j/3]+2)-го, первым входом (j+[j/3]+3)-го мажоритарных элементов и объединенными вторым входом (r+[r/10]+4)-го, первым входом (r+[r/10]+5)-го мажоритарных элементов, первый вход q-го (q∈{1,3,6,10,15}) и второй вход g-го (g∈{2,5,9,14,20}) мажоритарных элементов подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы j-го, n-го и двадцатого мажоритарных элементов соединены соответственно с ([j/3]+2)-ым, ([n/5]+3)-им и шестым информационными входами логического вычислителя, i-й выход и первый информационный вход которого подключены соответственно к выходу (i+14)-го мажоритарного элемента и объединенным второму входу первого, первому входу второго мажоритарных элементов, при этом [] есть оператор выделения целой части.

На чертеже представлена схема предлагаемого логического вычислителя. Логический вычислитель содержит мажоритарные элементы l1, …, l20, причем выходы элементов 1j и 1r соединены соответственно с объединенными вторым входом элемента 1j+[j/3]+2, первым входом элемента 1j+[j/3]+3 и объединенными вторым входом элемента 1r+[r/10]+4, первым входом элемента lr+[r/10]+5, первый вход элемента 1q (q∈{1,3,6,10,15}) и второй вход элемента lg (g∈{2,5,9,14,20}) подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы элементов 1j, 1n и l20 соединены соответственно с ([j/3]+2)-ым, ([j/5]+3)-им и шестым информационными входами логического вычислителя, i-й выход и первый информационный вход которого подключены соответственно к выходу элемента 1i+14 и объединенным второму входу элемента 11, первому входу элемента 12, при этом [] есть оператор выделения целой части.

Работа предлагаемого логического вычислителя осуществляется следующим образом. На его первый, …, шестой информационные входы подаются соответственно двоичные сигналы x1, …, x6∈{0,1}. На выходе мажоритарного элемента 1m имеем am1#am2#am3=am1am2∨am1am3∨am2am3, где am1, am2, am3 и #, ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Тогда сигналы (см. чертеж) будут определяться выражениями

В представленной ниже таблице приведены значения сигналов на выходах предлагаемого вычислителя при всех возможных наборах значений сигналов , x5, x6.

Таким образом, на i-ом выходе предлагаемого вычислителя получим где xk1, …, xki∈{x1, …, x6}(1≤k1< … <ki≤6); есть количество неповторяющихся конъюнкций xk1…xki, определяемое как число сочетаний из 6 по i. Следовательно, zii, где τi есть i-я простая симметричная булева функция шести аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический вычислитель имеет однородный состав и без использования настроечных сигналов реализует параллельный набор шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.

Логический вычислитель, предназначенный для реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов, содержащий шесть информационных входов, шесть выходов и отличающийся тем, что в него введены двадцать мажоритарных элементов, причем выходы j-го и r-го мажоритарных элементов соединены соответственно с объединенными вторым входом (j+[j/3]+2)-го, первым входом (j+[j/3]+3)-го мажоритарных элементов и объединенными вторым входом (r+[r/10]+4)-го, первым входом (r+[r/10]+5)-го мажоритарных элементов, первый вход q-го (q∈{1,3,6,10,15}) и второй вход g-го (g∈{2,5,9,14,20}) мажоритарных элементов подключены соответственно к шине единичного и шине нулевого потенциалов, а третьи входы j-го, n-го и двадцатого мажоритарных элементов соединены соответственно с ([j/3]+2)-ым, ([n/5]+3)-им и шестым информационными входами логического вычислителя, i-й выход и первый информационный вход которого подключены соответственно к выходу (i+14)-го мажоритарного элемента и объединенным второму входу первого, первому входу второго мажоритарных элементов, при этом [] есть оператор выделения целой части.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к области обработки данных, а именно к способам определения похожести составных файлов. Технический результат настоящего изобретения заключается в обнаружении похожих составных файлов, который достигается путем признания составных файлов похожими, если вычисленные хеши составных фалов совпадают.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к устройствам поиска минимального значения интенсивности размещения. Технический результат заключается в расширении области применения устройства за счет введения средств для поиска минимального значения интенсивности размещения в тороидальных системах при направленной передаче информации по критерию минимизации интенсивности процессов и данных.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом изобретения является упрощение управления за счет обеспечения реализации n простых симметричных булевых функций, зависящих от n аргументов - входных двоичных сигналов, с помощью настройки на реализацию требуемой симметрической функции путем подачи на настроечные входы соответствующего двоичного кода, а также расширение функциональных возможностей за счет формирования сигнала готовности результата, что позволяет использовать логический вычислитель как в синхронных, так и в асинхронных схемах.

Изобретение относится к области радиотехники и может найти применение в радиосредствах специальной радиосвязи для высоконадежной передачи данных по радиоканалу в условиях воздействия комплекса помех, а также может быть использовано как элемент более сложного устройства - блока логической обработки, реализующего заданный мажоритарный алгоритм повышения достоверности по совокупности правил мажоритирования.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к области радиотехники. Технический результат заключается в схемотехническом упрощении, сокращении номенклатуры и числа используемых логических элементов.

Изобретение относится к устройствам для вычисления модуля комплексного числа. Технический результат заключается в повышении точности вычисления модуля комплексного числа.

Изобретение относится к вычислительной технике и может быть использовано для вычисления значений логарифмической функции от двоичного аргумента. Технический результат заключается в обеспечении возможности получения результата логарифмирования двоичных чисел с меньшими погрешностями и повышении достоверности выходных результатов.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики и функциональных узлов систем управления. Технический результат заключается в расширении функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля.

Изобретение относится к области компьютерной техники и, в частности, к векторной обработке в вычислительной среде. Технический результат заключается в повышении надежности вычисления контрольной суммы.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике, для выполнения арифметических операций, вычисления ряда алгебраических и тригонометрических функций, решения задач по преобразованию координат.

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях. Технический результат заключается в повышении быстродействия устройства при вычислении модуля комплексного числа при уменьшении аппаратурных затрат и при неснижении точности вычисления.

Изобретение относится к вычислительной технике и может использоваться в специализированных цифровых вычислительных машинах, работающих в двоичной системе счисления с числами с фиксированной запятой. Технический результат - повышение достоверности определения переполнения сумматора. Арифметическое устройство содержит первый и второй регистры, регистр результата, комбинационный сумматор, триггер, логические элементы И, И-НЕ, а также НЕ, связанные с триггером, фиксирующие разные знаки слагаемых и определяющие факт переполнения сумматора с учетом переносов из (и в) знакового разряда сумматора при осуществлении им операций сложения и умножения. 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в обеспечении однородности состава и упрощении реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов. Логический вычислитель содержит двадцать мажоритарных элементов, за счет которых обеспечиваются однородность состава и реализация целевых функций без использования настроечных сигналов. 1 ил., 1 табл.

Наверх