Логический модуль

Изобретение предназначено для воспроизведения пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является расширение функциональных возможностей за счет обеспечения параллельной реализации упомянутых функций. Логический модуль содержит девять элементов И (11, …, 19) и девять элементов ИЛИ (21, …, 29) и связи между ними. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2286594, кл. G06F 7/57, 2006 г.), которые реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2472209, кл. G06F 7/57, 2013 г.), который содержит пять элементов И, пять элементов ИЛИ и реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения параллельной реализации пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем пять элементов И и пять элементов ИЛИ, первый и второй входы j-го элемента И соединены соответственно с первым и вторым входами j-го элемента ИЛИ, первый, второй входы третьего и первый вход четвертого элементов ИЛИ подключены соответственно к выходам первого, второго элементов ИЛИ и выходу первого элемента И, первый, второй входы пятого и первый, второй входы первого элементов ИЛИ соединены соответственно с выходами третьего элемента И, четвертого элемента ИЛИ и первым, вторым информационными входами логического модуля, третий и четвертый информационные входы которого подключены соответственно к первому и второму входам второго элемента ИЛИ, особенность заключается в том, что в него дополнительно введены четыре элемента И и четыре элемента ИЛИ, первый и второй входы k-го элемента И соединены соответственно с первым и вторым входами k-го элемента ИЛИ, первые входы шестого, седьмого, девятого и восьмого элементов ИЛИ подключены соответственно к выходам второго, четвертого, пятого элементов И и третьего элемента ИЛИ, вторые входы четвертого, восьмого, девятого и седьмого элементов ИЛИ соединены соответственно с выходами шестого, пятого, седьмого элементов ИЛИ и шестого элемента И, а выходы восьмых элемента ИЛИ, элемента И и девятых элемента ИЛИ, элемента И подключены соответственно к первому, второму и третьему, четвертому выходам логического модуля, пятые информационный вход и выход которого соединены соответственно с вторым входом шестого и выходом седьмого элементов И.

На фиг. представлена схема предлагаемого логического модуля.

Логический модуль содержит элементы И 11,…,19 и элементы ИЛИ 21,…,29, причем первый и второй входы элемента 1m соединены соответственно с первым и вторым входами элемента 2m, первый, второй входы элемента 23 и первый вход элемента 24 подключены соответственно к выходам элементов 21, 22 и 11, первые входы элементов 25, 26, 27, 29 и 28 соединены соответственно с выходами элементов 13, 12, 14, 15 и 23, вторые входы элементов 24, 25, 28, 29 и 27 подключены соответственно к выходам элементов 26, 24, 25, 27 и 16, а первый, второй входы элемента 21, первый, второй входы элемента 22 и второй вход элемента 16 соединены соответственно с первым, вторым, третьим, четвертым и пятым информационными входами логического модуля, первый, второй, третий, четвертый, пятый выходы которого подключены соответственно к выходам элементов 28, 18, 29, 19, 17.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x1,…x5 ∈{0,1}. На выходах предлагаемого модуля получим

где ∨ - есть символы операций ИЛИ, И; τ1,…,τ5 - есть простые симметричные булевы функции пяти аргументов х1,…,x5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает параллельную реализацию пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Логический модуль, предназначенный для реализации пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий пять элементов И и пять элементов ИЛИ, причем первый и второй входы j-го элемента И соединены соответственно с первым и вторым входами j-го элемента ИЛИ, первый, второй входы третьего и первый вход четвертого элементов ИЛИ подключены соответственно к выходам первого, второго элементов ИЛИ и выходу первого элемента И, первый, второй входы пятого и первый, второй входы первого элементов ИЛИ соединены соответственно с выходами третьего элемента И, четвертого элемента ИЛИ и первым, вторым информационными входами логического модуля, третий и четвертый информационные входы которого подключены соответственно к первому и второму входам второго элемента ИЛИ, отличающийся тем, что в него дополнительно введены четыре элемента И и четыре элемента ИЛИ, первый и второй входы k-го элемента И соединены соответственно с первым и вторым входами k-го элемента ИЛИ, первые входы шестого, седьмого, девятого и восьмого элементов ИЛИ подключены соответственно к выходам второго, четвертого, пятого элементов И и третьего элемента ИЛИ, вторые входы четвертого, восьмого, девятого и седьмого элементов ИЛИ соединены соответственно с выходами шестого, пятого, седьмого элементов ИЛИ и шестого элемента И, а выходы восьмых элемента ИЛИ, элемента И и девятых элемента ИЛИ, элемента И подключены соответственно к первому, второму и третьему, четвертому выходам логического модуля, пятые информационный вход и выход которого соединены соответственно с вторым входом шестого и выходом седьмого элементов И.



 

Похожие патенты:

Изобретение относится к вычислительным комплексам и компьютерным сетям с устройствами для обработки данных с воздействием на порядок расположения данных и на их содержание.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. Технический результат заключается в обеспечении однородности состава и упрощении реализации параллельного набора шести простых симметричных булевых функций, зависящих от параллельного набора шести аргументов - входных двоичных сигналов.

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах, а также в устройствах для формирования элементов конечных полей.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к области обработки данных, а именно к способам определения похожести составных файлов. Технический результат настоящего изобретения заключается в обнаружении похожих составных файлов, который достигается путем признания составных файлов похожими, если вычисленные хеши составных фалов совпадают.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к устройствам поиска минимального значения интенсивности размещения. Технический результат заключается в расширении области применения устройства за счет введения средств для поиска минимального значения интенсивности размещения в тороидальных системах при направленной передаче информации по критерию минимизации интенсивности процессов и данных.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к вычислительным комплексам и компьютерным сетям с устройствами для обработки данных с воздействием на порядок расположения данных и на их содержание. Техническим результатом является расширение функциональных возможностей за счет автоматического преобразования данных об исходной команде управления, сформированных в ведущей системе управления, в данные о функции этой команды, передачи их по адресу, формирования данных о выходной команде управления с учетом данных о функции и передачи их в ведомую систему управления. Способ характеризуется этапами, в которых на передающей стороне принимают данные об исходной команде, включая адрес ведомой системы управления, инструкцию, которую надо выполнить, информацию, используемую при этом. При этом данные об инструкции принимаются в кодах ведущей системы управления. Исходные данные преобразуются в данные о функции команды и передаются по адресу в сети передачи данных. На приемной стороне производят обратные преобразования с учетом данных о функции и передают в ведомую систему управления данные о команде, включая инструкцию, которую надо выполнить, адрес компонента, над которым должны выполняться действия, и информацию, используемую при этом. Причем данные об инструкции передаются в кодах ведомой системы управления. 4 з.п. ф-лы, 8 ил.

Изобретение относится к устройствам цифровой вычислительной техники и предназначено для создания устройств троичной арифметики схемотехники. Технический результат заключается в расширении арсенала средств. Устройство содержит пороговые элементы троичной логики, связанные между собой сборками. 1 ил., 4 табл.

Изобретение относится к вычислительной технике и может использоваться в специализированных цифровых вычислительных машинах, работающих в двоичной системе счисления с числами с фиксированной запятой. Технический результат - повышение достоверности определения переполнения сумматора. Арифметическое устройство содержит первый и второй регистры, регистр результата, комбинационный сумматор, триггер, логические элементы И, И-НЕ, а также НЕ, связанные с триггером, фиксирующие разные знаки слагаемых и определяющие факт переполнения сумматора с учетом переносов из (и в) знакового разряда сумматора при осуществлении им операций сложения и умножения. 1 ил., 1 табл.

Изобретение относится к области вычислительной техники. Технический результат: расширение функциональных возможностей в части возможности определения старших единичных или нулевых разрядов для двоичных чисел со знаком, а также простое увеличение разрядности входной информации. Результат достигается за счет того, что устройство содержит буферы с тремя состояниями с прямым 5 и инверсным 4 входами разрешения, n разрядов входного двоичного числа D1, D2, …, Dn, знак входного числа Sign, n разрядов внутренней шины X1, Х2, …, Xn, (k+1) разрядов (k=[log2n] меньшее целое) выходного двоичного кода В0, В1, …, Bk, входной блок 1, выходной блок 3, первый элемент И 8 и второй элемент И 9, причем буферы с тремя состояниями объединены в пирамидальную структуру, состоящую из (m-1) ступеней (m=]log2n[ большее целое), и в выходной блок 3, содержащий k буферов с тремя состояниями с инверсным входом разрешения 4 и k буферов с тремя состояниями с прямым входом разрешения 5, при этом каждая i-я ступень 2i (i=1, …, (m-1)) содержит (2i-1) буферов с тремя состояниями с инверсным входом, в каждую i-ю ступень 2i введены логические элементы И 7, а входной блок 1 содержит n буферов с тремя состояниями с инверсным входом разрешения 4 и n буферов с тремя состояниями с прямым входом разрешения и инверсным информационным входом 6. 2 ил., 1 табл.

Группа изобретений относится к устройству и способу определения потребности для системы централизованного технического обслуживания (ЦТО) для летательного аппарата. Устройство содержит модуль ввода параметров, модуль проверки, модуль генерирования файлов определения потребности, модуль хранения генерируемых файлов. Для осуществления способа определяют области конфигурирования системы ЦТО, профили пользователей для каждой определенной области, вводят параметры области в зависимости от профилей пользователей, проверяют соответствие введенных параметров областям конфигурирования, генерируют файл конфигурирования ЦТО в ответ на этап проверки. Обеспечивается диагностика в реальном времени общего состояния летательного аппарата и его систем. 2 н. и 6 з.п. ф-лы, 2 ил., 2 табл.

Изобретение относится к области моделирования комбинаторных задач при проектировании вычислительных систем (ВС). Технической результат заключается в расширении области применения устройства за счет введения средств для поиска минимального значения интенсивности размещения в полносвязных матричных системах при двунаправленной передаче информации по критерию минимизации интенсивности процессов и данных. Устройство содержит блок минимального значения, содержащий счетчик столбцов, счетчик номера слоя, дешифратор номера, дешифратор номера столбца, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой регистр инцидентной дуги, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой SR-триггер, промежуточный блок сумматоров, итоговый блок сумматоров, элемент И объединения, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элемент И. 1 з.п. ф-лы, 9 ил.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Технический результат заключается в обеспечении реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов. Логический преобразователь содержит четырнадцать мажоритарных элементов (11, …, 114). Технический результат достигается за счет указанных элементов и новой схемы их соединения. 1 ил.

Изобретение относится к области электронной обработки информации, а в частности - к средствам суммаризации текста на основе анализа предикатно-аргументных структур каждого предложения в тексте. Технический результат заключается в повышении эффективности суммаризации исходного текста на основе анализа предикатно-аргументных структур каждого предложения в тексте. Указанный результат достигается за счет объединения предикатно-аргументных структур, характеризующих события в тексте. Способ суммаризации текста состоит из этапов выбора текста, предварительной обработки, извлечения событий и составления реферата. 4 н. и 12 з.п. ф-лы, 13 ил.

Изобретение относится к вычислительной технике и может быть использовано в арифметических сумматорах для выполнения операций суммирования над числами в двоичном коде. Технический результат заключается в сокращении объема оборудования и, как следствие, уменьшении энергопотребления за счет исключения одного n/2-разрядного двухвходового мультиплексора, одного одноразрядного двухвходового мультиплексора, одного n/2-разрядного сумматора и введения одного (n/2+1)-разрядного полусумматора. Сущность изобретения заключается в реализации следующего способа суммирования n-разрядных чисел А и В. Имея n-разрядный сумматор, делят его на 2 равные n/2-разрядные группы. На одном n/2-разрядном сумматоре суммируют младшие поля операндов Амл и Вмл, на втором n/2-разрядном сумматоре суммируют старшие поля операндов Аст и Вст при условии, что перенос на Cin2 на втором n/2-разрядном сумматоре равен «0». 1 ил.

Изобретение относится к технологиям сетевой связи. Технический результат заключается в повышении надежности передачи данных. Устройство связи содержит: блок связи в окрестности, подсоединенный к памяти; блок управления, сконфигурированный для управления работой устройства связи, и второй блок связи, сконфигурированный для связи с внешним устройством и имеющий больший диапазон связи, чем беспроводная связь в окрестности, блок управления управляет связью с внешним устройством с помощью второго блока связи, блок связи в окрестности передает первые данные, записанные в памяти, на внешнее устройство в ответ на прием запроса считывания от внешнего устройства, блок связи в окрестности записывает вторые данные, принятые от внешнего устройства, в память в ответ на прием запроса записи от внешнего устройства, блок связи в окрестности выдает уведомление в блок управления, который активируется в ответ на прием упомянутого запроса записи от внешнего устройства с помощью беспроводной связи в окрестности, и блок связи в окрестности не выдает уведомление в блок управления и этот блок управления не активируется в ответ на прием запроса считывания от внешнего устройства с помощью беспроводной связи в окрестности. 6 н. и 16 з.п. ф-лы, 5 ил.

Изобретение предназначено для воспроизведения пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является расширение функциональных возможностей за счет обеспечения параллельной реализации упомянутых функций. Логический модуль содержит девять элементов И и девять элементов ИЛИ и связи между ними. 1 ил.

Наверх