Устройство контроля уровня переменного напряжения

Изобретение относится к контрольно-измерительной технике, предназначено для допускового контроля уровня переменного напряжения, в том числе амплитуды сигналов индукционных датчиков, и может быть использовано в системах автоматики и телемеханики, где требуется высокая точность, быстродействие и помехоустойчивость. Устройство контроля уровня переменного напряжения содержит входную клемму К_вх, клемму тактового сигнала К_t, делитель опорного напряжения 1, первый пороговый элемент 2, второй пороговый элемент 3, инвертор 4, делитель частоты на два 5, первый элемент совпадения 6, второй элемент совпадения 7, первый триггер 8, второй триггер 9, третий триггер 10, четвертый триггер 11, исполнительный орган 12, который является информационным выходом устройства. Элементы устройства соединены согласно блок-схеме на фиг. 1. Техническим результатом изобретения является повышение помехоустойчивости устройства, выражающееся в защите от ложных срабатываний в условиях воздействия импульсных помех при сохранении высокого быстродействия устройства. 2 ил.

 

Изобретение относится к контрольно-измерительной технике, предназначено для допускового контроля уровня переменного напряжения, в том числе амплитуды сигналов индукционных датчиков, и может быть использовано в системах автоматики и телемеханики, где требуется высокая точность, быстродействие и помехоустойчивость.

Известно двухпороговое устройство контроля уровня напряжения, описанное в авторском свидетельстве SU 995003 с приоритетом от 07.08.1981 г., содержащее делитель опорного напряжения, инвертор, три пороговых элемента, соединенные первыми входами с соответствующими выводами делителя опорного напряжения, а вторыми - с входной клеммой устройства, два триггера, первые входы которых соединены с выходами соответствующих пороговых элементов, элемент совпадения, входы которого соединены с выходами соответствующих триггеров, и исполнительный орган, в котором выход третьего порогового элемента соединен с входом инвертора и первым входом исполнительного органа, выход инвертора соединен с вторыми входами триггеров, а второй вход исполнительного органа соединен с выходом элемента совпадения.

Недостатком известного устройства является восприимчивость к импульсным помехам в измерительных цепях, вызывающих ложные срабатывания устройства.

Прототипом является двухпороговое устройство контроля уровня напряжения, описанное в авторском свидетельстве SU 625167 с приоритетом от 03.04.1975 г., содержащее делитель опорного напряжения с двумя выходами, которые подключены к входам двух пороговых устройств, элемент совпадения и исполнительный орган, при этом в него введены генератор тактовых импульсов, дифференцирующая цепь, элемент запрета и два триггера, каждый из которых включен между выходом соответствующего порогового устройства и входом элемента совпадения, выход которого через элемент запрета соединен с входом исполнительного органа, причем выход генератора тактовых импульсов подключен ко второму входу элемента запрета и через дифференцирующую цепь соединен с установочными входами триггеров.

Недостатком прототипа является восприимчивость к импульсным помехам в измерительных цепях, вызывающих ложные срабатывания устройства.

Задача изобретения - повышение помехоустойчивости устройства при сохранении высокого быстродействия.

На фиг. 1 изображена функциональная схема устройства, на фиг. 2 - эпюры напряжений в различных точках схемы.

Устройство контроля уровня переменного напряжения содержит (фиг. 1):

К_т - входная клемма

К - клемма тактового сигнала

1 - делитель опорного напряжения;

2 - первый пороговый элемент;

3 - второй пороговый элемент;

4 - инвертор;

5 - делитель частоты на два;

6 - первый элемент совпадения;

7 - второй элемент совпадения;

8 - первый триггер;

9 - второй триггер;

10 - третий триггер;

11 - четвертый триггер;

12 - исполнительный орган.

Элементы устройства контроля уровня переменного напряжения имеют следующие связи:

Первый и второй выходы делителя опорного напряжения (1) подключены к первым входам первого (2) и второго (3) пороговых элементов, вторые входы которых соединены с входной клеммой (К_вх) устройства. Выход первого порогового элемента (2) соединен с первым входом первого элемента совпадения (6), а выход второго порогового элемента (3) соединен с первым входом второго элемента совпадения (7). Второй вход первого элемента совпадения (6), входы инвертора (4) и делителя частоты на два (5) подключены к клемме тактового сигнала (К_т). Второй вход второго элемента совпадения (7) подключен к выходу инвертора (4). Выход первого элемента совпадения (6) соединен с входами синхронизации первого (8) и второго (9) триггеров, на установочные входы которых подается сигнал логической единицы. Выход первого триггера (8) соединен с установочным входом третьего триггера (10), а выход второго триггера (9) соединен с установочным входом четвертого триггера (11). Входы синхронизации третьего (10) и четвертого (И) триггеров соединены с выходом второго элемента совпадения (7). Входы сброса первого (8) и третьего (10) триггеров соединены с прямым выходом делителя частоты на два (5), инверсный выход которого соединен с входами сброса второго (9) и четвертого (11) триггеров. Выходы третьего (10) и четвертого (11) триггеров соединены с первым и вторым входами исполнительного органа (12), выход которого является выходом устройства.

Принцип работы устройства контроля уровня переменного напряжения:

Контролируемое переменное напряжение U_вх с частотой f_s через входную клемму (К_вх) подается на первый (2) и второй (3) пороговые элементы, в которых производится сравнение со значениями верхнего U_п1 и нижнего U_п2 пороговых уровней, поступающих с делителя опорного напряжения (1).

Сигналы с выходов первого (2) и второго (3) пороговых элементов подаются на входы первого (6) и второго (7) элементов совпадения соответственно.

На клемму тактового сигнала (К_т) подаются импульсы прямоугольной формы с частотой f_t=f_s синфазные с U_вх, которые поступают на входы инвертора (4), делителя частоты на два (5) и на второй вход первого элемента совпадения (6).

Выходной сигнал инвертора (4) подается на второй вход второго элемента совпадения (7).

В первом полупериоде f_t имеет значение логической «1», а во втором полупериоде - логического «0».

Сигнал на выходе инвертора имеет значение логического «0» в первом полупериоде и логической «1» - во втором.

Таким образом, в первом полупериоде U_вх сравнивается со значением верхнего порогового уровня (U_п1), а во втором полупериоде - нижнего (U_п2).

Триггеры устройства образуют две функциональные пары регистрации сигналов превышения уровня:

1-я пара состоит из первого (8) и третьего (10) триггеров;

2-я пара состоит из второго (9) и четвертого (11) триггеров.

На установочные входы первого (8) и второго (9) триггеров непрерывно подается сигнал логической «1».

Сигналы с прямого и инверсного выходов делителя частоты на два (5) подаются на входы сброса первого (8) - третьего (10) и второго (9) - четвертого (11) триггеров соответственно и обеспечивают установку в исходное состояние и попеременную через период работу указанных пар триггеров.

Исполнительный орган (12) является двухвходовым элементом ИЛИ и формирует на выходе сигнал логической «1» при поступлении на входы сигналов логической «1» с третьего (10) или четвертого (11) триггеров.

Описание работы устройства (Фиг. 2).

При U_п1>U_вх>U_п2 на выходах первого (2) и второго (3) пороговых элементов, первого (6) и второго (7) элементов совпадения, на установочных входах и на выходах первого (8), второго (9), третьего (10), четвертого (11) триггеров, а также на выходе исполнительного устройства (12) будет сохраняться сигнал логического «0».

В первом периоде U_вх сигнал f_t, поступающий на делитель частоты на два (5), устанавливает логический «0» на входах сброса второй пары триггеров, что позволяет им принимать информацию, при этом на входы сброса первой пары триггеров поступит логическая «1», что установит их в исходное состояние и закроет для приема информации.

Если в первый полупериод амплитуда контролируемого сигнала U_вх возрастет и превысит верхнее пороговое значение U_п1, то первый пороговый элемент (2) установит логическую «1» на первом входе первого элемента совпадения (6), который при наличии логической «1» на первом и втором входе установит логическую «1» на входе синхронизации второго триггера (9). Наличие логической «1» на установочном входе и входе синхронизации второго триггера (9) приводит к формированию логической «1» на установочном входе четвертого триггера (11).

Если во второй полупериод амплитуда U_вх достигнет нижнего значения порогового уровня U_п2, то второй пороговый элемент (3) установит логическую «1» на первом входе второго элемента совпадения (7), который при наличии логической «1» на первом и втором входе установит логическую «1» на входе синхронизации четвертого триггера (11).

Таким образом, если в первом и втором полупериодах первого периода было зафиксировано превышение допустимых значений сигналов U_п1 и U_п2, то на установочном входе, входе синхронизации и выходе третьего триггера (10) устанавливаются логические «1», что приводит к активации исполнительного органа (12) - формированию логической «1» на его выходе. Если превышения допустимых значений U_п1 и U_п2 не было или было превышено только одно из них, то на выходе третьего триггера (10) остается логический «0», исполнительный орган (12) не активируется и начинается анализ следующего периода сигнала U_вх.

Воздействие низкочастотной или знакопостоянной импульсной помехи не способно вызвать превышения пороговых уровней в каждом полупериоде U_вх.

В следующем периоде U_вх сигнал f_t, поступающий на делитель частоты на два (5), устанавливает логический «0» на входах сброса первой пары триггеров, что позволяет им принимать информацию, при этом на вход сброса второй пары триггеров поступает логическая «1», что закрывает их для приема информации.

Если амплитуда контролируемого сигнала U_вх в первый полупериод возрастет и превысит верхнее пороговое значение U_п1, то первый пороговый элемент (2) установит логическую «1» на первом входе первого элемента совпадения (6), который при наличии логической «1» на первом и втором входе установит логическую «1» на входе синхронизации первого триггера (8). Наличие логической «1» на установочном входе и входе синхронизации первого триггера (8) вызовет формирование логической «1» на установочном входе третьего триггера (10).

Если во второй полупериод амплитуда U_вх достигнет нижнего значения U_п2, то второй пороговый элемент (3) установит логическую «1» на первом входе второго элемента совпадения (7), который при наличии логической «1» на первом и втором входе установит логическую «1» на входе синхронизации третьего триггера (10).

Таким образом, если в первом и втором полупериодах было зафиксировано превышение допустимых значений сигналов U_п1 и U_п2, то на установочном входе, входе синхронизации и выходе третьего триггера (10) установятся логические «1», что приведет к активации исполнительного органа (12). Если превышения допустимых значений U_п1 и U_п2 не было зафиксировано или было превышено только одно из них, то на выходе четвертого триггера (11) останется логический «0», исполнительный орган (12) не активируется и продолжится контроль уровня U_вх в следующих периодах.

Техническим результатом изобретения является повышение помехоустойчивости устройства, выражающееся в защите от ложных срабатываний в условиях воздействия импульсных помех при сохранении высокого быстродействия устройства.

Технический результат достигается тем, что в устройство контроля уровня переменного напряжения, содержащее делитель опорного напряжения (1), выходы которого подключены к первым входам первого (2) и второго (3) пороговых элементов, которые соединены вторыми входами с входной клеммой (К_вх) устройства, первый (8) и третий (10) триггеры и исполнительный орган (12), введены инвертор (4), делитель частоты на два (5), первый (6) и второй (7) элементы совпадения, второй (9) и четвертый (11) триггеры и клемма тактового сигнала (К_т), которая подключена к входам первого элемента совпадения (6), делителя частоты на два (5) и инвертора (4), выход которого соединен со вторым входом второго элемента совпадения (7), прямой выход делителя частоты на два (5) соединен с входами сброса первого (8) и третьего (10) триггеров, а его инверсный выход соединен с входами сброса второго (9) и четвертого (10) триггеров, первые входы первого (6) и второго (7) элементов совпадения подключены к выходам соответствующих пороговых элементов, при этом выход первого элемента совпадения (6) соединен с входами синхронизации первого (8) и второго (9) триггеров, на установочные входы которых подается сигнал логической единицы, а их выходы соединены с установочными входами третьего (10) и четвертого (11) триггеров соответственно, выход второго элемента совпадения (7) соединен с входами синхронизации третьего (10) и четвертого (11) триггеров, выходы которых соединены с первым и вторым входами исполнительного органа (12), который является информационным выходом устройства.

Устройство контроля уровня переменного напряжения, содержащее делитель опорного напряжения, выходы которого подключены к первым входам первого и второго пороговых элементов, которые соединены вторыми входами с входной клеммой устройства, первый и третий триггеры и исполнительный орган, отличающееся тем, что в него введены инвертор, делитель частоты на два, первый и второй элементы совпадения, второй и четвертый триггеры и клемма тактового сигнала, которая подключена к входам первого элемента совпадения, делителя частоты на два и инвертора, выход которого соединен со вторым входом второго элемента совпадения, прямой выход делителя частоты на два соединен с входами сброса первого и третьего триггеров, а его инверсный выход соединен с входами сброса второго и четвертого триггеров, первые входы первого и второго элементов совпадения подключены к выходам соответствующих пороговых элементов, при этом выход первого элемента совпадения соединен с входами синхронизации первого и второго триггеров, на установочные входы которых подается сигнал логической единицы, а их выходы соединены с установочными входами третьего и четвертого триггеров соответственно, выход второго элемента совпадения соединен с входами синхронизации третьего и четвертого триггеров, выходы которых соединены с первым и вторым входами исполнительного органа, который является информационным выходом устройства.