Способ изготовления диэлектрической изоляции

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления диэлектрической изоляции с низкими токами утечек. Технология способа состоит в следующем: на кремниевой подложке вытравливается канавка, затем на подложке формируется изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла и нитрида кремния Si3N4, и проводится легирование составного слоя ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2, с последующим термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота. Техническим результатом изобретения является снижение токов утечки, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных. 1 табл.

 

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления диэлектрической изоляции с низкими токами утечек.

Известен способ изготовления диэлектрической изоляции [патент №4983537 США, МКИ H01L 21/76] скрытым слоем SiO2, заполняющим протравленную в кремниевую Si подложку канавку, позволяющий исключить образование паразитного проводящего канала у боковых стенок в Si и снизить напряженность электрического поля и тока утечки. В кремниевой Si подложке формируется канавка, внутренняя поверхность канавки термически окисляется, после чего проводится ПФХО слоя SiO2, заполняющего объем канавки, который выступает в качестве скрытого защитного изолирующего слоя.

Структуры, изготовленные по такой технологии, из-за низкой технологичности имеют высокую дефектность, которая ухудшает параметры приборов.

Известен способ формирования изоляции в полупроводниковом приборе [патент №5059550 США, МКИ H01L 21/76] с изолирующей канавкой. В кремниевой Si подложке вытравливается канавка, затем на подложке формируется трехслойная изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4 и осажденного методом ПФХО слоя SiO2. Проводится заполнение канавки осажденным поликремнием с его последующим удалением с внешней стороны канавки. Методом ПФХО осаждается слой SiO2, и формируются боковые стенки канавки.

Недостатками этого способа являются:

- повышенные значения токов утечек;

- низкая технологичность;

- высокая дефектность.

Задача, решаемая изобретением: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.

Задача решается тем, что на кремниевой подложке после формирования изолирующей пленки, состоящей из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4, структура легируется ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2 и проводят термический отжиг при температуре 970°C в течение 1 часа в атмосфере азота.

Технология способа состоит в следующем: на кремниевой подложке вытравливается канавка, затем на подложке формируется изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4, и проводится легирование составного слоя ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2 с последующим термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота.

По предлагаемому способу были изготовлены и исследованы полупроводниковые приборы, см. табл.

Экспериментальные исследования показали, что выход годных полупроводниковых приборов на партии пластин, сформированных в оптимальном режиме, увеличился на 17,9%.

Технический результат: снижение токов утечек в полупроводниковых структурах, обеспечение технологичности, улучшение параметров, повышение качества и увеличение процента выхода годных.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.

Предложенный способ изготовления диэлектрической изоляции путем формирования из последовательно нанесенных слоев термического окисла, нитрида кремния Si3N4; с последующим легированием ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2 и термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота позволяет повысить процент выхода годных приборов, улучшить их качество и надежность.

Способ изготовления диэлектрической изоляции, включающий кремниевую подложку, процессы формирования термического окисла, нитрида кремния, отличающийся тем, что после формирования составного слоя SiO2-Si3N4 проводят легирование структуры ионами кислорода дозой 1*1016 см-2, энергией 50 кэВ с последующим термическим отжигом при температуре 970°С в течение 60 минут в атмосфере азота.



 

Похожие патенты:

Использование: для создания структуры заземления. Сущность изобретения заключается в том, что структура заземления включает в себя проходящую по периметру линию заземления, расположенную вдоль периметра матрицы печатающей головки и имеющую северный, южный, восточный и западный сегменты, линию заземления между отверстиями, проходящую от северного сегмента к южному сегменту между двумя отверстиями для текучей среды, и альтернативную линию заземления, проходящую от восточного сегмента к западному сегменту и пересекающую линию заземления между отверстиями в области соединения рядом с концами отверстий для текучей среды.

Способ изготовления КНИ-подложки и КНИ-подложка, где способ включает формирование структурированного слоя остановки травителя в слое оксида первой кремниевой подложки, сращивание поверхности, имеющей структурированный слой остановки травителя первой кремниевой подложки, с поверхностью второй кремниевой подложки и удаление части первой кремниевой подложки для формирования структурированной КНИ подложки.

Изобретение относится к твердотельной электронике. Структура полупроводник-на-изоляторе содержит изолятор, расположенный на нем поверхностный слой полупроводника и сформированный в изоляторе имплантацией ионов легкого газа и последующего высокотемпературного отжига дефектный термостабильный слой с высокой рекомбинационной способностью носителей заряда, возникающих при облучении внешним ионизирующим излучением.

Один вариант воплощения изобретения включает в себя полупроводниковый аппарат, содержащий перераспределяющий слой (RDL-слой), включающий в себя рельефную токопроводящую дорожку перераспределяющего слоя, имеющую две боковые стенки перераспределяющего слоя, причем перераспределяющий слой, содержащий материал, выбранный из группы, содержащей Cu (медь) и Au (золото), защитные боковые стенки, непосредственно контактирующие с этими двумя боковыми стенками перераспределяющего слоя, затравочный слой, включающий в себя этот материал, и барьерный слой, при этом (а) токопроводящая дорожка перераспределяющего слоя имеет ширину токопроводящей дорожки перераспределяющего слоя, ортогональную по отношению к этим двум боковым стенками перераспределяющего слоя и простирающуюся между ними, и (b) затравочный и барьерный слои каждый включают в себя ширину, параллельную ширине токопроводящей дорожки перераспределяющего слоя и более широкую, чем эта ширина.

Изобретение относится к области технологии микроэлектроники и может быть использовано при изготовлении 3D-устройств микросистемной техники и полупроводниковых приборов, содержащих в своей структуре металлизированные и/или неметаллизированные сквозные отверстия в кремнии различного функционального назначения.

Использование: для создания полупроводниковой пластины. Сущность изобретения заключается в том, что в пластине, подразделенной и разделимой на множество кристаллов, каждый кристалл содержит массив ячеек емкостного микрообработанного преобразователя, каждая ячейка содержит подложку, содержащую первый электрод, мембрану, содержащую второй электрод, и полость между подложкой и мембраной, каждая ячейка по меньшей мере части кристаллов содержит компенсационную пластину на мембране, причем каждая компенсационная пластина имеет конфигурацию для оказания влияния на прогиб (h) мембраны.

Использование: для изготовления пластины маски и подложки матрицы. Сущность изобретения заключается в том, что пластина маски включает рисунок веерных проводников, имеющий некоторое число линий веерного тиснения, при этом эффективная длина каждой линии веерного тиснения равна, и каждая линия веерного тиснения имеет заданную ширину линии, и каждая из нескольких линий веерного тиснения имеет по меньшей мере одну кривую часть, при этом у одной линии веерного тиснения, имеющей две или больше кривых частей, эти несколько кривых частей имеют S-образную форму и расположены непрерывно, и у одной линии веерного тиснения ширина линии по меньшей мере в одной кривой части меньше, чем заданная ширина линии веерного тиснения.

Изобретение относится к области технологии изготовления многоуровневой металлизации сверхбольших интегральных микросхем. В способе формирования системы многоуровневой металлизации для высокотемпературных интегральных микросхем, включающем операции нанесения диэлектрических и металлических слоев, фотолитографию и травление канавок в этих слоях, нанесение барьерного и зародышевого слоев, нанесение слоя металла и его ХМП, процесс формирования одного уровня металлической разводки включает следующую последовательность основных операций: на пластину кремния со сформированным транзисторным циклом наносится слой вольфрама для формирования горизонтальных проводников, проводится его ХМП и сквозное травления областей под заполнение проводящим барьерным слоем нитрида титана и диэлектриком, ХМП диэлектрика, нанесение барьерного слоя нитрида титана и слоя вольфрама для формирования вертикальных проводников, ХМП слоя вольфрама, сквозное травление областей под заполнение диэлектрическим барьерным слоем нитрида кремния и диэлектриком, ХМП диэлектрика с последующим покрытием полученной структуры проводящим барьерным слоем нитрида титана.

Использование: для создания высокочастотных структур. Сущность изобретения заключается в том, что способ изготовления структуры, содержащей в определенном порядке опорную подложку, диэлектрический слой, активный слой, выполненный в полупроводниковом материале, так называемый разделительный слой из поликристаллического кремния, помещенный между опорной подложкой и диэлектрическим слоем, причем способ включает следующие этапы: этап обеспечения донорной подложки, выполненной в указанном полупроводниковом материале; этап формирования области охрупчивания в донорной подложке таким образом, чтобы разграничить первую часть и вторую часть донорной подложки на каждой стороне области охрупчивания, при этом первая часть предназначена для формирования активного слоя; этап обеспечения опорной подложки, имеющей удельное сопротивление больше, чем заранее определенное значение; этап формирования разделительного слоя на опорной подложке; этап формирования диэлектрического слоя на первой части донорной подложки и/или на разделительном слое; этап сборки донорной подложки и опорной подложки через промежуточное звено из указанных диэлектрического слоя и разделительного слоя; этап растрескивания донорной подложки по области охрупчивания таким образом, чтобы получить указанную структуру; этап подвергания структуры упрочняющему отжигу по меньшей мере в течение 10 минут после этапа растрескивания; причем указанный способ выполняют таким образом, что поликристаллический кремний разделительного слоя имеет полностью случайную ориентацию зерен по меньшей мере по части толщины разделительного слоя, обращенного к опорной подложке, и так, что упрочняющий отжиг выполняют при температуре строго выше чем 950°С и ниже чем 1200°С.

Изобретение относится к устройству (10) с переходными отверстиями в подложке, содержащему подложку (12), выполненную из материала подложки и имеющую первую поверхность (12а) подложки и вторую поверхность (12b) подложки, противоположную первой поверхности (12а) подложки.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления биполярных транзисторов с высоким коэффициентом усиления.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления легированных областей с пониженной дефектностью.

Изобретение относится к микроэлектронике, а именно к способу изготовления электрически изолированных резисторов микросхем на арсениде галлия с высокой термостабильностью.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженным контактным сопротивлением.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженными токами утечки.

Изобретение относиться к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковой структуры кремний на диэлектрике с низкой плотностью дефектов.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженными токами утечки.

Изобретение относится к микроэлектронике и может быть использовано в технологии производства электронных приборов на карбиде кремния (SiC), например, МДП транзисторов с улучшенными рабочими характеристиками.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевых транзисторов с повышенной стабильностью параметров.

Изобретение относится к устройствам дифракционных периодических микроструктур для видимого диапазона, выполненным на основе пористого кремния. Техническим результатом изобретения является создание дифракционной периодической микроструктуры на основе пористого кремния с различными металлосодержащими наночастицами.

Изобретение относитья к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полевого транзистора с пониженными токами утечки. Технология способа состоит в следующем: исходным материалом служили подложки GaAs. Скрытый р+-слой формировали с помощью внедрения ионов бериллия Be в подложку GaAs в две стадии: первая стадия с энергией 150 кэВ, дозой 2*1015 см-2, вторая стадия с энергией 350 кэВ, дозой 3*1015 см-2 и с последующим отжигом при температуре 800°С в течение 20 мин в атмосфере водорода Н2. Для уменьшения паразитного сопротивления p-n-переходов ионное внедрение Be выполняли через двухслойную Mo-Au маску, закрывающую участки для формирования контактных площадок истока и стока. Затем наращивали активный n-слой и формировали на нем области стока, истока и канала полупроводникового прибора по стандартной технологии. Скрытый р+-слой выполняет функции затвора. Изобретение обеспечивает снижение токов утечки, повышение технологичности и процента выхода годных. 1 табл.

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления диэлектрической изоляции с низкими токами утечек. Технология способа состоит в следующем: на кремниевой подложке вытравливается канавка, затем на подложке формируется изолирующая пленка, состоящая из последовательно нанесенных слоев термического окисла и нитрида кремния Si3N4, и проводится легирование составного слоя ионами кислорода с энергией 50 кэВ, дозой 1*1016 см-2, с последующим термическим отжигом при температуре 970°C в течение 1 часа в атмосфере азота. Техническим результатом изобретения является снижение токов утечки, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных. 1 табл.

Наверх