Управляющая схема драйвера затвора в матрице, применяемая для дисплейного устройства с плоской панелью, и дисплейное устройство с плоской панелью

Изобретение относится к области воспроизведения изображений. Технический результат заключается в повышении эффективности управления схемой драйвера затвора в матрице. Технический результат достигается за счет схемы входного каскада, содержащей множество управляющих подблоков GOA, соединенных каскадно; схемы промежуточного каскада, содержащей два управляющих подблока GOA, соединенных каскадно, причем входная клемма первого каскада управляющих подблоков GOA в схеме промежуточного каскада электрически соединена с выходной клеммой последнего каскада множества управляющих подблоков GOA в схеме входного каскада; схемы выходного каскада, содержащей множество управляющих подблоков GOA, соединенных каскадно, причем входная клемма первого каскада множества управляющих подблоков GOA в схеме выходного каскада электрически соединена с выходной клеммой последнего каскада управляющих подблоков GOA в схеме промежуточного каскада. 3 н. и 16 з.п. ф-лы, 8 ил.

 

Область техники

[0001] Изобретение относится к области технологии воспроизведения изображений, а в частности, к управляющей схеме драйвера затвора в матрице, применяемой для дисплейного устройства с плоской панелью, и к дисплейному устройству с плоской панелью.

Описание соответствующей области техники

[0002] Драйвер затвора в матрице (GOA - gate driver on array, далее - драйвер затвора) имеет преимущества, заключающиеся в пониженной стоимости производства и узкой конструкции, драйвер затвора постепенно начинает применяться в области жидкокристаллических дисплеев (ЖКД). В то же время технология сенсорного управления, позволяющая организовать естественный интерфейс между электронной системой и пользователем, также широко используется в различных областях техники, особенно в сенсорной технологии встраивания в ячейку (in-cell), обладающей такими преимуществами, как малая толщина и высокая чувствительность сенсоров.

[0003] При объединении управляющей схемы драйвера затвора и технологии сенсорного управления для решения прикладных задач на известном уровне техники в общем случае, когда панель работает в нормальном режиме, в первую очередь выполняется сканирование, управляемое схемой драйвера затвора, а затем выполняется сканирование выходного сенсорного сигнала после того, как будет выполнено сканирование всех затворных шин, процесс сканирования, управляемый схемой драйвера затвора, не имеет прерываний, и поэтому частота сканирования, управляемого схемой драйвера затвора, и частота сканирования выходного сенсорного сигнала согласованы между собой, т.е. один период сканирования, управляемого с помощью схемы драйвера затвора, соответствует одному периоду сканирования выходного сенсорного сигнала, поэтому частота сенсорного сканирования ограничена.

СУЩНОСТЬ ИЗОБРЕТЕНИЯ

[0004] Основная техническая проблема, решаемая настоящим изобретением, состоит в том, чтобы предложить управляющую схему драйвера затвора в матрице, применяемую в дисплейном устройстве с плоской панелью, и дисплейное устройство с плоской панелью, чтобы в результате добиться прерывания сканирования посредством управляющей схемы драйвера затвора и за счет этого увеличить частоту сенсорного сканирования.

[0005] Техническое решение указанной технической проблемы, предложенное в настоящем изобретении, заключается в том, чтобы разработать управляющую схему драйвера затвора, применяемую для дисплейного устройства с плоской панелью. Управляющая схема драйвера затвора содержит:

схему входного каскада, содержащую множество управляющих подблоков драйвера затвора, соединенных каскадно;

схему промежуточного каскада, содержащую два управляющих подблока драйвера затвора, соединенных каскадно, причем входная клемма первого каскада управляющих подблоков драйвера затвора в схеме промежуточного каскада электрически соединена с выходной клеммой последнего каскада множества управляющих подблоков драйвера затвора в схеме входного каскада;

схему выходного каскада, содержащую множество управляющих подблоков драйвера затвора, соединенных каскадно, причем входная клемма первого каскада множества управляющих подблоков драйвера затвора в схеме выходного каскада электрически соединена с выходной клеммой последнего каскада управляющих подблоков драйвера затвора в схеме промежуточного каскада;

причем управляющие подблоки драйвера затвора в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада выполнены (т.е. структурированы и скомпонованы) с возможностью приема первого тактового сигнала и второго тактового сигнала для последовательного формирования соответствующих управляющих сигналов затвора, в первом тактовом сигнале и во втором тактовом сигнале задан период прерывания для формирования прерывания между последовательно генерируемыми управляющими сигналами затвора, а дисплейное устройство с плоской панелью выполнено с возможностью обнаружения касания в период прерывания; период прерывания больше длительности одного импульсного сигнала и меньше длительности одного видеокадра.

[0006] В одном варианте исполнения каждый каскад управляющих подблоков драйвера затвора в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада электрически соединен с соответствующей затворной шиной и предназначен для подачи одного из соответствующих последовательно генерируемых управляющих сигналов затвора на соответствующую затворную шину.

[0007] В одном варианте исполнения первый тактовый сигнал и второй тактовый сигнал каждый имеют первый период, период прерывания, период восстановления и второй период;

в первый период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, управляющие подблоки драйвера затвора в схеме входного каскада управляющей схемы драйвера затвора последовательно подают часть последовательно генерируемых управляющих сигналов затвора, чтобы соответствующим образом управлять частью затворных шин дисплейного устройства с плоской панелью;

в период прерывания первый тактовый сигнал поддерживается в соответствии с первой логической схемой, а второй тактовый сигнал поддерживается в соответствии со второй логической схемой, полярность первой логической схемы и полярность второй логической схемы противоположные; и в период прерывания схема промежуточного каскада и схема выходного каскада управляющей схемы драйвера затвора прекращают выдавать управляющий сигнал затвора;

в период восстановления первый тактовый сигнал поддерживается в соответствии со второй логической схемой, источник второго тактового сигнала выдает один второй логический сигнал и один первый логический сигнал, а схема промежуточного каскада управляющей схемы драйвера затвора восстанавливает подачу следующих двух управляющих сигналов затвора;

во второй период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, схема выходного каскада управляющей схемы драйвера затвора выдает остальные последовательно генерируемые управляющие сигналы затвора.

[0008] В одном варианте исполнения первая логическая схема имеет низкий логический уровень, а вторая логическая схема имеет высокий логический уровень.

[0009] В одном варианте исполнения период прерывания настраивают в соответствии с фактической потребностью.

[0010] В одном варианте исполнения схема входного каскада, схема промежуточного каскада и схема выходного каскада каждая содержит нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора.

[0011] В одном варианте исполнения нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме входного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке драйвера затвора схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке драйвера затвора схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

[0012] В одном варианте исполнения нечетный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

тристабильный вентиль И-НЕ, имеющий первую входную клемму, вторую входную клемму, третью входную клемму и выходную клемму, при этом первая входная клемма тристабильного вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой тристабильного вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке драйвера затвора схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма тристабильного вентиля И-НЕ электрически соединены с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора и третья входная клемма тристабильного вентиля И-НЕ электрически соединены с источником второго тактового сигнала;

четный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

четвертый инвертор, имеющий первую входную клемму, вторую входную клемму и выходную клемму, при этом первая входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора;

пятый инвертор, при этом входная клемма пятого инвертора электрически соединена с выходной клеммой четвертого инвертора, а выходную клемму пятого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в четном управляющем каскадном подблоке драйвера затвора схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма четвертого инвертора электрически соединены с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала;

[0013] В одном варианте исполнения нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме выходного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке драйвера затвора схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке драйвера затвора схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

[0014] В настоящем изобретении предложено другое техническое решение указанной технической проблемы, заключающееся в том, чтобы разработать управляющую схему драйвера затвора, применяемую для дисплейного устройства с плоской панелью. Управляющая схема драйвера затвора содержит:

схему входного каскада, содержащую множество управляющих подблоков драйвера затвора, соединенных каскадно;

схему промежуточного каскада, содержащую два управляющих подблока драйвера затвора, соединенных каскадно, причем входная клемма первого каскада управляющих подблоков драйвера затвора в схеме промежуточного каскада электрически соединена с выходной клеммой последнего каскада множества управляющих подблоков драйвера затвора в схеме входного каскада;

схему выходного каскада, содержащую множество управляющих подблоков драйвера затвора, соединенных каскадно, причем входная клемма первого каскада множества управляющих подблоков драйвера затвора в схеме выходного каскада электрически соединена с выходной клеммой последнего каскада управляющих подблоков драйвера затвора в схеме промежуточного каскада;

причем управляющие подблоки драйвера затвора в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада выполнены с возможностью приема первого тактового сигнала и второго тактового сигнала для последовательного формирования соответствующих управляющих сигналов затвора, при этом в первом тактовом сигнале и во втором тактовом сигнале задан период прерывания для формирования прерывания между последовательно генерируемыми управляющими сигналами затвора, а дисплейное устройство с плоской панелью предусматривает возможность выполнения операции обнаружения касания в период прерывания.

[0015] В одном варианте исполнения каждый каскад управляющих подблоков драйвера затвора в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада электрически соединен с соответствующей затворной шиной и предназначен для подачи одного из соответствующих последовательно генерируемых управляющих сигналов затвора на соответствующую затворную шину.

[0016] В одном варианте исполнения первый тактовый сигнал и второй тактовый сигнал каждый имеют первый период, период прерывания, период восстановления и второй период;

в первый период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, управляющие подблоки драйвера затвора в схеме входного каскада управляющей схемы драйвера затвора последовательно подают часть последовательно генерируемых управляющих сигналов затвора, чтобы соответствующим образом управлять частью затворных шин дисплейного устройства с плоской панелью;

в период прерывания первый тактовый сигнал поддерживается в соответствии с первой логической схемой, а второй тактовый сигнал поддерживается в соответствии со второй логической схемой, полярность первой логической схемы и полярность второй логической схемы противоположные; и в период прерывания схема промежуточного каскада и схема выходного каскада управляющей схемы драйвера затвора прекращают выдавать управляющий сигнал затвора;

в период восстановления первый тактовый сигнал поддерживается в соответствии со второй логической схемой, источник второго тактового сигнала выдает один второй логический сигнал и один первый логический сигнал, а схема промежуточного каскада управляющей схемы драйвера затвора восстанавливает подачу следующих двух управляющих сигналов затвора;

во второй период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, схема выходного каскада управляющей схемы драйвера затвора подает остальные последовательно генерируемые управляющие сигналы затвора.

[0017] В одном варианте исполнения первая логическая схема имеет низкий логический уровень, а вторая логическая схема имеет высокий логический уровень.

[0018] В одном варианте исполнения период прерывания настраивают в соответствии с фактической потребностью.

[0019] В одном варианте исполнения схема входного каскада, схема промежуточного каскада и схема выходного каскада каждая содержит нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора.

[0020] В одном варианте исполнения нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме входного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке драйвера затвора схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке драйвера затвора схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

[0021] В одном варианте исполнения нечетный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

тристабильный вентиль И-НЕ, имеющий первую входную клемму, вторую входную клемму, третью входную клемму и выходную клемму, при этом первая входная клемма тристабильного вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой тристабильного вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке драйвера затвора схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма тристабильного вентиля И-НЕ электрически соединены с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора и третья входная клемма тристабильного вентиля И-НЕ электрически соединены с источником второго тактового сигнала;

четный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

четвертый инвертор, имеющий первую входную клемму, вторую входную клемму и выходную клемму, при этом первая входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора;

пятый инвертор, при этом входная клемма пятого инвертора электрически соединена с выходной клеммой четвертого инвертора, а выходную клемму пятого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в четном управляющем каскадном подблоке драйвера затвора схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма четвертого инвертора электрически соединены с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала;

[0022] В одном варианте исполнения нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме выходного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке драйвера затвора схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке драйвера затвора схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

[0023] В настоящем изобретении предложено еще одно техническое решение указанной технической проблемы, заключающееся в том, чтобы разработать дисплейное устройство с плоской панелью. Дисплейное устройство с плоской панелью содержит управляющую схему драйвера затвора в матрице, описанную в любом из вышеприведенных вариантов исполнения.

[0024] Посредством настоящего изобретения можно достигнуть полезного эффекта, заключающегося в том, что в отличие от предшествующего уровня техники управляющая схема драйвера затвора в матрице, применяемая для дисплейного устройства с плоской панелью, содержит последовательно соединенные схему входного каскада, схему промежуточного каскада и схему выходного каскада и использует первый тактовый сигнал и второй тактовый сигнал, чтобы подавать сигналы в схему входного каскада, схему промежуточного каскада и схему выходного каскада с той целью, чтобы эти схемы последовательно генерировали соответствующие управляющие сигналы затвора. Изобретение устанавливает период прерывания в первом тактовом сигнале и во втором тактовом сигнале, причем когда сканирование с помощью первого тактового сигнала и второго тактового сигнала доходит до периода прерывания, управляющая схема драйвера затвора формирует прерывание между последовательно генерируемыми управляющими сигналами затвора, а по окончании периода прерывания управляющая схема драйвера затвора восстанавливает генерацию соответствующих управляющих сигналов затвора. Кроме того, в период прерывания дисплейное устройство с плоской панелью выполняет операцию обнаружения касания, за счет этого операция обнаружения касания может выполняться в процессе сканирования затворных шин драйвером, при этом не требуется ждать, пока будут просканированы все затворные шины, частота операции обнаружения касания увеличивается, и появляется возможность отслеживать несколько точек касания.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

[0025] На Фиг. 1 показан структурный схематичный чертеж управляющей схемы драйвера затвора, применяемой для дисплейного устройства с плоской панелью, в одном из вариантов исполнения изобретения.

[0026] На Фиг. 2 показана принципиальная электрическая схема нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада в одном из вариантов исполнения настоящего изобретения.

[0027] На Фиг. 3 показана принципиальная электрическая схема четного управляющего каскадного подблока драйвера затвора в схеме входного каскада в одном из вариантов исполнения настоящего изобретения.

[0028] На Фиг. 4 показана принципиальная электрическая схема нечетного управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада в одном из вариантов исполнения настоящего изобретения.

[0029] На Фиг. 5 показана принципиальная электрическая схема четного управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада в одном из вариантов исполнения настоящего изобретения.

[0030] На Фиг. 6 показана принципиальная электрическая схема нечетного управляющего каскадного подблока драйвера затвора в схеме выходного каскада в одном из вариантов исполнения настоящего изобретения.

[0031] На Фиг. 7 показана принципиальная электрическая схема четного управляющего каскадного подблока драйвера затвора в схеме выходного каскада в одном из вариантов исполнения настоящего изобретения.

[0032] На Фиг. 8 показано схематическое представление временной диаграммы выходных сигналов управляющей схемы драйвера затвора для одного из вариантов исполнения изобретения.

ПОДРОБНОЕ ОПИСАНИЕ ВАРИАНТОВ ИСПОЛНЕНИЯ

[0033] В одном из вариантов исполнения изобретения предложена управляющая схема драйвера затвора, применяемая для дисплейного устройства с плоской панелью. Управляющую схему драйвера затвора встраивают в подложку матрицы и используют для подачи управляющих сигналов на затворные шины. Как показано на Фиг. 1, управляющая схема драйвера затвора содержит последовательно подключенные схему входного каскада 1, схему промежуточного каскада 2 и схему выходного каскада 3. Схема входного каскада 1 содержит многочисленные (т.е. более одного) управляющие подблоки драйвера затвора, соединенные каскадно. Схема промежуточного каскада 2 содержит два управляющих подблока драйвера затвора, соединенных каскадно, причем входная клемма первого управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада 2 электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме входного каскада 1. Схема выходного каскада 3 содержит многочисленные управляющие подблоки драйвера затвора, соединенные каскадно, причем входная клемма первого управляющего каскадного подблока драйвера затвора в схеме выходного каскада 3 электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада 2. В этом варианте исполнения «соединенные каскадно» означает соединенные последовательно, т.е. выходная клемма предыдущего управляющего каскадного подблока драйвера затвора среди многочисленных управляющих подблоков драйвера затвора электрически соединена с входной клеммой последующего управляющего каскадного подблока драйвера затвора среди многочисленных управляющих подблоков драйвера затвора. Схема входного каскада 1 и схема выходного каскада 3 каждая содержат два или более управляющих подблоков драйвера затвора. В этом варианте исполнения изобретения каждый управляющий подблок драйвера затвора реализован на основе сдвигового регистра.

[0034] Управляющие подблоки драйвера затвора в схеме входного каскада 1, схеме промежуточного каскада 2 и схеме выходного каскада 3 каждый получают первый тактовый сигнал и второй тактовый сигнал для последовательной генерации соответствующих управляющих сигналов затвора, и за счет соединения затворных шин с соответствующими управляющими подблоками драйвера затвора управляющие подблоки драйвера затвора могут соответствующим образом подавать на затворные шины последовательно генерируемые управляющие сигналы затвора. Первый тактовый сигнал и второй тактовый сигнал заданы с периодом прерывания, чтобы сформировать прерывание между последовательно генерируемыми управляющими сигналами затвора, а дисплейное устройство с плоской панелью выполняет операцию обнаружения касания в период прерывания. Когда сканирование с помощью первого тактового сигнала и второго тактового сигнала доходит до периода прерывания, на одном из управляющих подблоков драйвера затвора в управляющей схеме драйвера затвора возникает прерывание сигнала, т.е. управляющий подблок драйвера затвора не генерирует сигнал. Прерывание может возникнуть на любом из управляющих подблоков драйвера затвора в управляющей схеме драйвера затвора за исключением первого и последнего управляющих подблоков драйвера затвора, и в это время управляющая схема драйвера затвора прекращает подачу управляющего сигнала на затворные шины, и дисплейное устройство с плоской панелью может выполнить операцию обнаружения касания. После периода прерывания управляющий подблок драйвера затвора восстанавливает генерацию сигнала и продолжает подавать управляющие сигналы на остальные затворные шины. В другом варианте исполнения изобретения в первом тактовом сигнале и во втором тактовом сигнале может быть задано два и более периодов прерывания.

[0035] В отличие от предшествующего уровня техники, управляющая схема драйвера затвора, применяемая для дисплейного устройства с плоской панелью, в этом варианте исполнения изобретения содержит схему входного каскада 1, схему промежуточного каскада 2 и схему выходного каскада 3 и использует первый тактовый сигнал и второй тактовый сигнал для подачи сигналов в схему входного каскада 1, схему промежуточного каскада 2 и схему выходного каскада 3, чтобы схема входного каскада 1, схема промежуточного каскада 2 и схема выходного каскада 3 последовательно генерировали соответствующие управляющие сигналы затвора. Этот вариант исполнения изобретения устанавливает период прерывания в первом тактовом сигнале и во втором тактовом сигнале, причем когда сканирование с помощью первого тактового сигнала и второго тактового сигнала доходит до периода прерывания, управляющая схема драйвера затвора формирует прерывание между последовательно генерируемыми управляющими сигналами затвора, а после периода прерывания управляющая схема драйвера затвора восстанавливает генерацию остальных последовательно формируемых управляющих сигналов затвора. В период прерывания дисплейное устройство с плоской панелью выполняет операцию обнаружения касания, за счет этого операция обнаружения касания может выполняться в процессе сканирования затворных шин драйвером, при этом не требуется ждать, пока будут просканированы все затворные шины, частота операции обнаружения касания увеличивается, и появляется возможность отслеживать несколько точек касания.

[0036] Как показано на Фиг. 1, каждый каскад управляющих подблоков драйвера затвора в схеме входного каскада 1, схеме промежуточного каскада 2 и схеме выходного каскада 3 электрически соединен с соответствующей затворной шиной, чтобы последовательно подавать соответствующий управляющий сигнал затвора на соответствующую затворную шину.

[0037] Выходные клеммы последовательно соединенных подблоков драйвера затвора в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада соответствующим образом электрически соединены с последовательно расположенными соседними многочисленными затворными шинами, например, если выходная клемма одного управляющего каскадного подблока драйвера затвора среди управляющих подблоков драйвера затвора соединена с затворной шиной Gn, выходная клемма предыдущего управляющего каскадного подблока драйвера затвора соединена с затворной шиной Gn-1, а выходная клемма последующего управляющего каскадного подблока драйвера затвора соединена с затворной шиной Gn+1. Когда сканирование с помощью первого тактового сигнала и второго тактового сигнала доходит до периода прерывания, в управляющей схеме драйвера затвора возникает прерывание сигнала, например, прерывание возникает на управляющем подблоке драйвера затвора, при этом его выходная клемма подключена к затворной шине Gn, т.е. в период прерывания управляющий подблок драйвера затвора не выдает управляющий сигнал затвора на затворную шину Gn, и в это время может быть выполнена операция обнаружения касания; по окончании периода прерывания управляющий подблок драйвера затвора восстанавливает подачу управляющего сигнала затвора на затворную шину Gn и тем временем передает сигнал следующему управляющему каскадному подблоку драйвера затвора, подключенному к его выходной клемме, чтобы следующий управляющий каскадный подблок драйвера затвора подал управляющий сигнал затвора на затворную шину Gn+1, чтобы в результате управляющая схема драйвера затвора восстановила сканирование с помощью управляющего сигнала.

[0038] Первый тактовый сигнал и второй тактовый сигнал каждый имеют первый период, период прерывания, период восстановления и второй период.

[0039] В первый период источник первого тактового сигнала и источник второго тактового сигнала соответствующим образом выдают импульсные сигналы, полярность выдаваемого импульсного сигнала от источника первого сигнала и полярность выдаваемого импульсного сигнала от источника второго сигнала прямо противоположные, управляющие подблоки драйвера затвора в схеме входного каскада управляющей схемы драйвера затвора последовательно выдают часть последовательно генерируемых управляющих сигналов затвора для управления частью затворных шин дисплейного устройства с плоской панелью; т.е. в первый период управляющие подблоки драйвера затвора в схеме входного каскада выдают управляющие сигналы затвора на соответствующие затворные шины, подключенные к ним.

[0040] В период прерывания первый тактовый сигнал поддерживается в соответствии с первой логической схемой, а второй тактовый сигнал поддерживается в соответствии со второй логической схемой, полярность первой логической схемы и полярность второй логической схемы противоположные; в период прерывания схема промежуточного каскада и схема выходного каскада управляющей схемы драйвера затвора прекращают вывод управляющего сигнала затвора; это означает, что в период прерывания выходные клеммы управляющих подблоков драйвера затвора в схеме промежуточного каскада не выдают сигнал и, таким образом, не подают никакого управляющего сигнала на затворные шины, подключенные к ним. Следовательно, в период прерывания управление затворными шинами прерывается, и может быть выполнено сканирование сенсорного сигнала. Продолжительность периода прерывания в этом варианте исполнения изобретения может быть настроена в соответствии с фактической потребностью, и, в общем случае, выставлена больше, чем время одного импульсного сигнала (например, время одного импульса сигнала сенсорного сканирования), и меньше, чем время одного видеокадра.

[0041] В период восстановления первый тактовый сигнал поддерживается в соответствии со второй логической схемой, источник второго тактового сигнала выдает один второй логический сигнал и один первый логический сигнал, а схема промежуточного каскада управляющей схемы драйвера затвора восстанавливает подачу следующих двух управляющих сигналов затвора. Кроме того, в период восстановления управляющие подблоки драйвера затвора в промежуточном каскаде восстанавливают выдачу управляющих сигналов затвора на соответствующие затворные шины, подключенные к ним, т.е. после завершения сканирования сенсорного сигнала управляющая схема драйвера затвора продолжает выполнять незаконченное сканирование затворных шин с помощью управляющего сигнала.

[0042] Во второй период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы, при этом полярность выдаваемого импульсного сигнала от источника первого тактового сигнала и полярность выдаваемого импульсного сигнала от источника второго тактового сигнала прямо противоположные, схема выходного каскада управляющей схемы драйвера затвора выдает оставшиеся управляющие сигналы затвора, чтобы завершить сканирование затворных шин с помощью управляющего сигнала.

[0043] В этом варианте исполнения изобретения первый тактовый сигнал и второй тактовый сигнал каждый разделены на несколько частей, а именно: первый период, период прерывания, период восстановления и второй период, и установлен следующий порядок: в первый период схема входного каскада выдает управляющие сигналы; когда сканирование с помощью первого тактового сигнала и второго тактового сигнала доходит до периода прерывания, происходит выдача управляющего сигнал в схему промежуточного каскада, и в период прерывания схема промежуточного каскада не выдает сигнал и прекращает подачу управляющего сигнала на затворную шину, и, таким образом, в период прерывания может быть выполнено сканирование сенсорного сигнала; при достижении периода восстановления схема промежуточного каскада восстанавливает выдачу управляющего сигнала на затворную шину; и при достижении второго периода управляющий сигнал подается в схему выходного каскада, и во второй период схема выходного каскада выдает управляющие сигналы на подключенные к ней затворные шины.

[0044] Первая логическая схема имеет низкий логический уровень, а вторая логическая схема имеет высокий логический уровень.

[0045] Как показано на Фиг. 2-8, схема входного каскада, схема промежуточного каскада и схема выходного каскада каждая содержит один нечетный управляющий каскадный подблок драйвера затвора и один четный управляющий каскадный подблок драйвера затвора. Это означает, что в данном варианте исполнения изобретения управляющая схема драйвера затвора содержит всего шесть управляющих подблоков драйвера затвора и, таким образом, может подавать управляющие сигналы на шесть затворных шин Gn, Gn+1, Gn+2, Gn+3, Gn+4, Gn+5.

[0046] Как показано на Фиг. 2 и Фиг. 3, нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме входного каскада имеют одинаковую структуру и соответственно содержат:

[0047] первые инверторы 11, 21, причем каждый из них имеет входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входную клемму электрически соединяют с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора и используют в качестве клеммы для входного сигнала данного управляющего каскадного подблока драйвера затвора; при этом в представленном варианте исполнения изобретения входная клемма первого инвертора 11 нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада подключена таким образом, чтобы принимать стартовый сигнал управляющей схемы драйвера затвора, а входная клемма первого инвертора 21 четного управляющего каскадного подблока драйвера затвора в схеме входного каскада соединена с выходной клеммой четвертого инвертора 17 нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада;

[0048] вторые инверторы 12, 22, при этом входные клеммы вторых инверторов 12, 22 электрически соединены с выходными клеммами первых инверторов 11, 21, соответственно;

[0049] первые вентили ИЛИ-НЕ 13, 23 и вторые вентили 14, 24, при этом первые входные клеммы первых вентилей ИЛИ-НЕ 13, 23 электрически соединены с выходными клеммами вторых инверторов 12, 22, соответственно, вторые входные клеммы первых вентилей ИЛИ-НЕ 13, 23 электрически соединены с выходными клеммами вторых вентилей ИЛИ-НЕ 14, 24, соответственно, выходные клеммы первых вентилей ИЛИ-НЕ 13, 23 электрически соединены с первыми входными клеммами вторых вентилей ИЛИ-НЕ 14, 24, соответственно, а вторые входные клеммы вторых вентилей ИЛИ-НЕ 14, 24 электрически соединены с входными клеммами вторых инверторов 12,22, соответственно;

[0050] вентили И-НЕ 15, 25, при этом первые входные клеммы вентилей И-НЕ 15,25, соответственно, электрически соединены с различными клеммами источника первого тактового сигнала CK и источника второго тактового сигнала ХСK, а вторые входные клеммы вентилей И-НЕ 15, 25 электрически соединены с выходными клеммами вторых вентилей ИЛИ-НЕ 14, 24, соответственно;

[0051] третьи инверторы 16, 26, при этом входные клеммы третьих инверторов 16, 26 электрически соединены с выходными клеммами вентилей И-НЕ 15, 25, соответственно;

[0052] четвертые инверторы 17, 27, при этом входные клеммы четвертых инверторов 17, 27 электрически соединены с выходными клеммами третьих инверторов 16, 26, соответственно, выходные клеммы четвертых инверторов 17, 27 используют в качестве выходных клемм соответствующих управляющих каскадных подблоков драйвера затвора для вывода соответствующих управляющих сигналов затвора; выходная клемма четвертого инвертора 17 подключена к затворной шине Gn, а выходная клемма четвертого инвертора 27 подключена к затворной шине Gn+1.

[0053] Первая клемма тактового управления первого инвертора 11 нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада электрически соединена с источником первого тактового сигнала СK, вторая клемма тактового управления первого инвертора 11 электрически соединена с источником второго тактового сигнала ХСK, и первая входная клемма вентиля И-НЕ 15 электрически соединена с источником первого тактового сигнала СK.

[0054] Первая клемма тактового управления первого инвертора 21 четного управляющего каскадного подблока драйвера затвора в схеме входного каскада электрически соединена с источником второго тактового сигнала ХСK, вторая клемма тактового управления первого инвертора 21 электрически соединена с источником первого тактового сигнала СK, и первая входная клемма вентиля И-НЕ 25 электрически соединена с источником второго тактового сигнала ХСK.

[0055] В представленном варианте исполнения изобретения выходная клемма четвертого инвертора 17 нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада подключена к входной клемме первого инвертора 21 четного управляющего каскадного подблока драйвера затвора в схеме входного каскада.

[0056] За счет вышеописанного схемного решения в схеме входного каскада в первом периоде источник первого тактового сигнала и источник второго тактового сигнала выдают импульсные сигналы противоположной полярности, чтобы с помощью схемы входного каскада обеспечить подачу управляющих сигналов на соответствующие затворные шины.

[0057] Нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада имеют немного другую структуру. Как показано на Фиг. 4, нечетный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада содержит:

[0058] первый инвертор 31, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора 31 электрически соединена с выходной клеммой последнего управляющего каскадного подблока драйвера затвора в схеме входного каскада и используется в качестве клеммы для входного сигнала данного управляющего каскадного подблока драйвера затвора; в представленном варианте исполнения изобретения входная клемма первого инвертора 31 нечетного управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада подключена к выходной клемме четвертого инвертора 27 четного управляющего каскадного подблока драйвера затвора в схеме входного каскада;

[0059] второй инвертор 32, при этом входная клемма второго инвертора 32 электрически соединена с выходной клеммой первого инвертора 31;

[0060] первый вентиль ИЛИ-НЕ 33 и второй вентиль ИЛИ-НЕ 34, при этом первая входная клемма первого вентиля ИЛИ-НЕ 33 электрически соединена с выходной клеммой второго инвертора 32, вторая входная клемма первого вентиля ИЛИ-НЕ 33 электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ 34, выходная клемма первого вентиля ИЛИ-НЕ 33 электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ 34, а вторая входная клемма второго вентиля ИЛИ-НЕ 34 электрически соединена с входной клеммой второго инвертора 32;

[0061] тристабильный вентиль И-НЕ 35, имеющий первую входную клемму, вторую входную клемму, третью входную клемму и выходную клемму, при этом первая входная клемма тристабильного вентиля И-НЕ 35 электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ 34;

[0062] третий инвертор 36, при этом входная клемма третьего инвертора 36 электрически соединена с выходной клеммой тристабильного вентиля И-НЕ 35;

[0063] четвертый инвертор 37, при этом входная клемма четвертого инвертора 37 электрически соединена с выходной клеммой третьего инвертора 36, а выходную клемму четвертого инвертора 37 используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора и подключают ее к затворной шине Gn+2 для вывода соответствующего управляющего сигнала затвора;

[0064] причем первая клемма тактового управления первого инвертора 31 нечетного управляющего каскадного подблока драйвера затвора и вторая входная клемма тристабильного вентиля И-НЕ 35 электрически соединены с источником первого тактового сигнала СK, вторая клемма тактового управления первого инвертора 31 и третья входная клемма тристабильного вентиля И-НЕ 35 электрически соединены с источником второго тактового сигнала ХСK.

[0065] Как показано на Фиг. 5, четный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада содержит:

[0066] первый инвертор 41, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора 41 электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора, т.е. подключена к выходной клемме четвертого инвертора 37 нечетного управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада;

[0067] второй инвертор 42, при этом входная клемма второго инвертора 42 электрически соединена с выходной клеммой первого инвертора 41;

[0068] первый вентиль ИЛИ-НЕ 43 и второй вентиль ИЛИ-НЕ 44, при этом первая входная клемма первого вентиля ИЛИ-НЕ 43 электрически соединена с выходной клеммой второго инвертора 42, вторая входная клемма первого вентиля ИЛИ-НЕ 43 электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ 44, выходная клемма первого вентиля ИЛИ-НЕ 43 электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ 44, а вторая входная клемма второго вентиля ИЛИ-НЕ 44 электрически соединена с входной клеммой второго инвертора 42;

[0069] третий инвертор 45, при этом входная клемма третьего инвертора 45 электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ 44;

[0070] четвертый инвертор 46, имеющий первую входную клемму, вторую входную клемму и выходную клемму, при этом первая входная клемма четвертого инвертора 46 электрически соединена с выходной клеммой третьего инвертора 45;

[0071] пятый инвертор 47, при этом входная клемма пятого инвертора 47 электрически соединена с выходной клеммой четвертого инвертора 46, а выходную клемму пятого инвертора 47 используют в качестве выходной клеммы данного управляющего каскадного подблока драйвера затвора и подключают ее к затворной шине Gn+3 для вывода соответствующего управляющего сигнала затвора.

[0072] Первая клемма тактового управления первого инвертора 41 в четном управляющем каскадном подблоке и вторая входная клемма четвертого инвертора 46 электрически соединены с источником второго тактового сигнала ХСK, вторая клемма тактового управления первого инвертора 41 электрически соединена с источником первого тактового сигнала СK.

[0073] За счет вышеописанного схемного решения в схеме промежуточного каскада в период прерывания первый тактовый сигнал и второй тактовый сигнал с противоположными полярностями, поддерживаемые в соответствии с первой логической схемой и со второй логической схемой, соответственно, обеспечивают, чтобы нечетный управляющий каскадный подблок драйвера затвора не выдавал управляющий сигнал затвора, в результате чего сканирование затворных шин с помощью управляющего сигнала прерывается; а в период восстановления, когда источник первого тактового сигнала выдает второй логический сигнал, и источник второго тактового сигнала выдает второй логический сигнал, нечетный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада восстанавливает подачу управляющего сигнала затвора; когда источник первого тактового сигнала продолжает выдавать второй логический сигнал, а источник второго тактового сигнала выдает первый логический сигнал, четный управляющий каскадный подблок драйвера затвора в схеме промежуточного каскада выдает управляющий сигнал затвора, чтобы управляющая схема драйвера затвора восстановила подачу управляющих сигналов на соответствующие затворные шины.

[0074] Как показано на Фиг.6 и Фиг.7, нечетный управляющий каскадный подблок драйвера затвора и четный управляющий каскадный подблок драйвера затвора в схеме выходного каскада имеют одинаковую структуру и соответственно содержат:

[0075] первые инверторы 61, 71, при этом каждый из них имеет входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входную клемму электрически соединяют с выходной клеммой предыдущего управляющего каскадного подблока драйвера затвора и используют в качестве клеммы для входного сигнала данного управляющего каскадного подблока драйвера затвора; при этом в представленном варианте исполнения изобретения входную клемму первого инвертора 61 нечетного управляющего каскадного подблока драйвера затвора в схеме выходного каскада электрически соединяют с выходной клеммой пятого инвертора 47 четного управляющего каскадного подблока драйвера затвора в схеме промежуточного каскада и используют ее в качестве клеммы для входного сигнала нечетного управляющего каскадного подблока драйвера затвора в схеме выходного каскада, входная клемма первого инвертора 71 четного управляющего каскадного подблока драйвера затвора в схеме выходного каскада электрически соединена с выходной клеммой четвертого инвертора 67 нечетного управляющего каскадного подблока драйвера затвора в схеме выходного каскада;

[0076] вторые инверторы 62, 72, при этом входные клеммы вторых инверторов 62, 72 электрически соединены с выходными клеммами первых инверторов 61, 71, соответственно;

[0077] первые вентили ИЛИ-НЕ 63, 73 и вторые вентили 64, 74, при этом первые входные клеммы первых вентилей ИЛИ-НЕ 63, 73 электрически соединены с выходными клеммами вторых инверторов 62,72, соответственно, вторые входные клеммы первых вентилей ИЛИ-НЕ 63, 73 электрически соединены с выходными клеммами вторых вентилей ИЛИ-НЕ 64, 74, соответственно, выходные клеммы первых вентилей ИЛИ-НЕ 63, 73 электрически соединены с первыми входными клеммами вторых вентилей ИЛИ-НЕ 64, 74, соответственно, а вторые входные клеммы вторых вентилей ИЛИ-НЕ 64, 74 электрически соединены с входными клеммами вторых инверторов 62, 72, соответственно;

[0078] вентили И-НЕ 65, 75, при этом первые входные клеммы вентилей И-НЕ 65, 75 электрически соединены с различными клеммами источника первого тактового сигнала СK и источника второго тактового сигнала ХСK, а вторые входные клеммы вентилей И-НЕ 65, 75 электрически соединены с выходными клеммами вторых вентилей ИЛИ-НЕ 64, 74, соответственно;

[0079] третьи инверторы 66, 76, при этом входные клеммы третьих инверторов 66, 76 электрически соединены с выходными клеммами вентилей И-НЕ 65, 75, соответственно;

[0080] четвертые инверторы 67, 77, при этом входные клеммы четвертых инверторов 67, 77 электрически соединены с выходными клеммами третьих инверторов 66, 76, соответственно, выходные клеммы четвертых инверторов 67, 77 соответственно используют в качестве выходных клемм данных управляющих каскадных подблоков драйвера затвора для вывода соответствующих управляющих сигналов затвора; выходная клемма четвертого инвертора 67 подключена к затворной шине Gn+4, а выходная клемма четвертого инвертора 77 подключена к затворной шине Gn+5.

[0081] Первая клемма тактового управления первого инвертора 61 в нечетном управляющем каскадном подблоке драйвера затвора электрически соединена с источником первого тактового сигнала СK, вторая клемма тактового управления первого инвертора 61 электрически соединена с источником второго тактового сигнала ХСK, и первая входная клемма вентиля И-НЕ 65 электрически соединена с источником первого тактового сигнала СK.

[0082] Первая клемма тактового управления первого инвертора 71 в четном управляющем каскадном подблоке драйвера затвора электрически соединена с источником второго тактового сигнала ХСK, вторая клемма тактового управления первого инвертора 71 электрически соединена с источником первого тактового сигнала СK, и первая входная клемма вентиля И-НЕ 75 электрически соединена с источником второго тактового сигнала ХСK.

[0083] За счет вышеописанного схемного решения в схеме выходного каскада во втором периоде источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, чтобы с помощью схемы выходного каскада обеспечить подачу управляющих сигналов на соответствующие затворные шины.

[0084] В другом варианте исполнения изобретения схема входного каскада может содержать более двух управляющих подблоков драйвера затвора. Когда схема входного каскада содержит более двух управляющих подблоков драйвера затвора, каждый нечетный управляющий каскадный подблок драйвера затвора имеет такую же структуру и способ соединения, как в случае нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада в вышеописанном варианте исполнения, а каждый четный управляющий каскадный подблок драйвера затвора имеет такую же структуру и способ соединения, как в случае четного управляющего каскадного подблока драйвера затвора в схеме входного каскада в вышеописанном варианте исполнения. Например, схема входного каскада содержит пять последовательно соединенных управляющих подблоков драйвера затвора, первый, третий и пятый управляющие каскадные подблоки драйвера затвора имеют структуру и способ соединения такой же, как и у нечетного управляющего каскадного подблока драйвера затвора в схеме входного каскада в вышеописанном варианте исполнения, а второй и четвертый управляющие каскадные подблоки драйвера затвора имеют структуру и способ соединения такой же, как у четного управляющего каскадного подблока драйвера затвора в схеме входного каскада в вышеописанном варианте исполнения.

[0085] В другом варианте исполнения изобретения схема выходного каскада может содержать более двух управляющих подблоков драйвера затвора. Когда схема выходного каскада содержит более двух управляющих подблоков драйвера затвора, каждый нечетный управляющий каскадный подблок драйвера затвора имеет такую же структуру и способ соединения, как в случае нечетного управляющего каскадного подблока драйвера затвора в схеме выходного каскада в вышеописанном варианте исполнения, а каждый четный управляющий каскадный подблок драйвера затвора имеет такую же структуру и способ соединения, как в случае четного управляющего каскадного подблока драйвера затвора в схеме выходного каскада в вышеописанном варианте исполнения. Например, схема выходного каскада содержит пять последовательно соединенных управляющих подблоков драйвера затвора, первый, третий и пятый управляющие каскадные подблоки драйвера затвора имеют структуру и способ соединения такой же, как и у нечетного управляющего каскадного подблока драйвера затвора в схеме выходного каскада в вышеописанном варианте исполнения, а второй и четвертый управляющие каскадные подблоки драйвера затвора имеют структуру и способ соединения такой же, как у четного управляющего каскадного подблока драйвера затвора в схеме выходного каскада в вышеописанном варианте исполнения.

[0086] В другом варианте исполнения изобретения предлагается дисплейное устройство с плоской панелью, при этом дисплейное устройство с плоской панелью содержит управляющую схему драйвера затвора в соответствии с любым из раскрытых выше вариантов исполнения.

[0087] В отличие от предшествующего уровня техники управляющая схема драйвера затвора в матрице, применяемая для дисплейного устройства с плоской панелью, в соответствии с любым вариантом исполнения, содержит последовательно соединенные схему входного каскада, схему промежуточного каскада и схему выходного каскада и использует первый тактовый сигнал и второй тактовый сигнал, чтобы подавать сигналы в схему входного каскада, схему промежуточного каскада и схему выходного каскада с той целью, чтобы эти схемы последовательно формировали соответствующие управляющие сигналы затвора. Изобретение в этом варианте исполнения устанавливает период прерывания в первом тактовом сигнале и во втором тактовом сигнале, причем когда сканирование с помощью первого тактового сигнала и второго тактового сигнала доходит до периода прерывания, управляющая схема драйвера затвора формирует прерывание между последовательно генерируемыми управляющими сигналами затвора, а после периода прерывания управляющая схема драйвера затвора восстанавливает генерацию соответствующих управляющих сигналов затвора. Кроме того, в период прерывания дисплейное устройство с плоской панелью выполняет операцию обнаружения касания, за счет этого операция обнаружения касания может выполняться в процессе сканирования затворных шин драйвером, при этом не требуется ждать, пока будут просканированы все затворные шины, частота операции обнаружения касания увеличивается, и появляется возможность отслеживать несколько точек касания.

[0088] Несмотря на то что изобретение было раскрыто исходя из того, какие варианты исполнения в настоящее время считаются наиболее целесообразными и предпочтительными, следует понимать, что изобретение не должно ограничиваться раскрытыми вариантами исполнения. Напротив, изобретение призвано охватить различные модификации и аналогичные устройства, выполненные в рамках сущности и объема прилагаемой формулы изобретения, которым следует давать максимально широкое толкование, чтобы охватить все подобные модификации и аналогичные конструкции.

1. Управляющая схема драйвера затвора в матрице (GOA), применяемая для дисплейного устройства с плоской панелью, содержащая:

схему входного каскада, содержащую множество управляющих подблоков GOA, соединенных каскадно;

схему промежуточного каскада, содержащую два управляющих подблока GOA, соединенных каскадно, причем входная клемма первого каскада управляющих подблоков GOA в схеме промежуточного каскада электрически соединена с выходной клеммой последнего каскада множества управляющих подблоков GOA в схеме входного каскада;

схему выходного каскада, содержащую множество управляющих подблоков GOA, соединенных каскадно, причем входная клемма первого каскада множества управляющих подблоков GOA в схеме выходного каскада электрически соединена с выходной клеммой последнего каскада управляющих подблоков GOA в схеме промежуточного каскада;

причем управляющие подблоки GOA в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада выполнены с возможностью приема первого тактового сигнала и второго тактового сигнала для последовательного формирования соответствующих управляющих сигналов затвора, в первом тактовом сигнале и во втором тактовом сигнале задан период прерывания для формирования прерывания между последовательно генерируемыми управляющими сигналами затвора, а дисплейное устройство с плоской панелью выполнено с возможностью обнаружения касания в период прерывания; период прерывания больше длительности одного импульсного сигнала и меньше длительности одного видеокадра.

2. Управляющая схема GOA по п. 1, в которой каждый каскад управляющих подблоков GOA в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада электрически соединен с соответствующей затворной шиной и предназначен для подачи одного из соответствующих последовательно генерируемых управляющих сигналов затвора на соответствующую затворную шину.

3. Управляющая схема GOA по любому из пп. 1, 2, в которой первый тактовый сигнал и второй тактовый сигнал - каждый имеют первый период, период прерывания, период восстановления и второй период;

в первый период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, управляющие подблоки GOA в схеме входного каскада управляющей схемы GOA последовательно подают часть последовательно генерируемых управляющих сигналов затвора, чтобы соответствующим образом управлять частью затворных шин дисплейного устройства с плоской панелью;

в период прерывания первый тактовый сигнал поддерживается в соответствии с первой логической схемой, а второй тактовый сигнал поддерживается в соответствии со второй логической схемой, полярность первой логической схемы и полярность второй логической схемы противоположные; и в период прерывания схема промежуточного каскада и схема выходного каскада управляющей схемы GOA прекращают выдавать управляющий сигнал затвора;

в период восстановления первый тактовый сигнал поддерживается в соответствии со второй логической схемой, источник второго тактового сигнала выдает один второй логический сигнал и один первый логический сигнал, а схема промежуточного каскада управляющей схемы GOA восстанавливает подачу следующих двух управляющих сигналов затвора;

во второй период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, схема выходного каскада управляющей схемы GOA подает остальные последовательно генерируемые управляющие сигналы затвора.

4. Управляющая схема GOA по п. 3, в которой первая логическая схема имеет низкий логический уровень, а вторая логическая схема имеет высокий логический уровень.

5. Управляющая схема GOA по п. 3, в которой период прерывания настраивается в соответствии с фактической потребностью.

6. Управляющая схема GOA по п. 3, в которой схема входного каскада, схема промежуточного каскада и схема выходного каскада - каждая содержит нечетный управляющий каскадный подблок GOA и четный управляющий каскадный подблок GOA.

7. Управляющая схема GOA по п. 6, в которой нечетный управляющий каскадный подблок GOA и четный управляющий каскадный подблок GOA в схеме входного каскада - каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока GOA;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке GOA схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке GOA схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

8. Управляющая схема GOA по п. 6, в которой нечетный управляющий каскадный подблок GOA в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока GOA в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

тристабильный вентиль И-НЕ, имеющий первую входную клемму, вторую входную клемму, третью входную клемму и выходную клемму, при этом первая входная клемма тристабильного вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой тристабильного вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке GOA схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма тристабильного вентиля И-НЕ электрически соединены с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора и третья входная клемма тристабильного вентиля И-НЕ электрически соединены с источником второго тактового сигнала;

четный управляющий каскадный подблок GOA в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока GOA;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

четвертый инвертор, имеющий первую входную клемму, вторую входную клемму и выходную клемму, при этом первая входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора;

пятый инвертор, при этом входная клемма пятого инвертора электрически соединена с выходной клеммой четвертого инвертора, а выходную клемму пятого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в четном управляющем каскадном подблоке GOA схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма четвертого инвертора электрически соединены с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала.

9. Управляющая схема GOA в матрице по п. 6, отличающаяся тем, что нечетный управляющий каскадный подблок GOA и четный управляющий каскадный подблок GOA в схеме выходного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока GOA в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке GOA схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке GOA схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

10. Управляющая схема GOA, применяемая для дисплейного устройства с плоской панелью, содержащая:

схему входного каскада, содержащую множество управляющих подблоков GOA, соединенных каскадно;

схему промежуточного каскада, содержащую два управляющих подблока GOA, соединенных каскадно, причем входная клемма первого каскада управляющих подблоков GOA в схеме промежуточного каскада электрически соединена с выходной клеммой последнего каскада множества управляющих подблоков GOA в схеме входного каскада;

схему выходного каскада, содержащую множество управляющих подблоков GOA, соединенных каскадно, причем входная клемма первого каскада множества управляющих подблоков GOA в схеме выходного каскада электрически соединена с выходной клеммой последнего каскада управляющих подблоков GOA в схеме промежуточного каскада;

причем управляющие подблоки GOA в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада выполнены с возможностью приема первого тактового сигнала и второго тактового сигнала для последовательного формирования соответствующих управляющих сигналов затвора, при этом в первом тактовом сигнале и во втором тактовом сигнале задан период прерывания для формирования прерывания между последовательно генерируемыми управляющими сигналами затвора, а дисплейное устройство с плоской панелью предусматривает возможность выполнения операции обнаружения касания в период прерывания.

11. Управляющая схема GOA по п. 10, в которой каждый каскад управляющих подблоков GOA в схеме входного каскада, схеме промежуточного каскада и схеме выходного каскада электрически соединен с соответствующей затворной шиной и предназначен для подачи одного из соответствующих последовательно генерируемых управляющих сигналов затвора на соответствующую затворную шину.

12. Управляющая схема GOA по любому из пп. 10-11, в которой первый тактовый сигнал и второй тактовый сигнал - каждый имеют первый период, период прерывания, период восстановления и второй период;

в первый период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, управляющие подблоки GOA в схеме входного каскада управляющей схемы GOA последовательно подают часть последовательно генерируемых управляющих сигналов затвора, чтобы соответствующим образом управлять частью затворных шин дисплейного устройства с плоской панелью;

в период прерывания первый тактовый сигнал поддерживается в соответствии с первой логической схемой, а второй тактовый сигнал поддерживается в соответствии со второй логической схемой, полярность первой логической схемы и полярность второй логической схемы противоположные; и в период прерывания схема промежуточного каскада и схема выходного каскада управляющей схемы GOA прекращают выдавать управляющий сигнал затвора;

в период восстановления первый тактовый сигнал поддерживается в соответствии со второй логикой, источник второго тактового сигнала выдает один второй логический сигнал и один первый логический сигнал, а схема промежуточного каскада управляющей схемы GOA восстанавливает подачу следующих двух управляющих сигналов затвора;

во второй период источник первого тактового сигнала и источник второго тактового сигнала соответственно выдают импульсные сигналы противоположной полярности, схема выходного каскада управляющей схемы GOA подает остальные последовательно генерируемые управляющие сигналы затвора.

13. Управляющая схема GOA по п. 12, в которой первая логическая схема имеет низкий логический уровень, а вторая логическая схема имеет высокий логический уровень.

14. Управляющая схема GOA по п. 12, в которой период прерывания настраивается в соответствии с фактической потребностью.

15. Управляющая схема GOA по п. 12, в которой схема входного каскада, схема промежуточного каскада и схема выходного каскада - каждая содержит нечетный управляющий каскадный подблок GOA и четный управляющий каскадный подблок GOA.

16. Управляющая схема GOA по п. 15, в которой нечетный управляющий каскадный подблок GOA и четный управляющий каскадный подблок GOA в схеме входного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока GOA;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке GOA схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке GOA схемы входного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

17. Управляющая схема GOA по п. 15, в которой нечетный управляющий каскадный подблок GOA в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока GOA в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

тристабильный вентиль И-НЕ, имеющий первую входную клемму, вторую входную клемму, третью входную клемму и выходную клемму, при этом первая входная клемма тристабильного вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой тристабильного вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке GOA схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма тристабильного вентиля И-НЕ электрически соединены с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора и третья входная клемма тристабильного вентиля И-НЕ электрически соединены с источником второго тактового сигнала;

четный управляющий каскадный подблок GOA в схеме промежуточного каскада содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой предыдущего управляющего каскадного подблока GOA;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

четвертый инвертор, имеющий первую входную клемму, вторую входную клемму и выходную клемму, при этом первая входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора;

пятый инвертор, при этом входная клемма пятого инвертора электрически соединена с выходной клеммой четвертого инвертора, а выходную клемму пятого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в четном управляющем каскадном подблоке GOA схемы промежуточного каскада первая клемма тактового управления первого инвертора и вторая входная клемма четвертого инвертора электрически соединены с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала.

18. Управляющая схема GOA по п. 15, в которой нечетный управляющий каскадный подблок GOA и четный управляющий каскадный подблок GOA в схеме выходного каскада каждый содержит:

первый инвертор, имеющий входную клемму, первую клемму тактового управления, вторую клемму тактового управления и выходную клемму, при этом входная клемма первого инвертора электрически соединена с выходной клеммой последнего управляющего каскадного подблока GOA в схеме входного каскада;

второй инвертор, при этом входная клемма второго инвертора электрически соединена с выходной клеммой первого инвертора;

первый вентиль ИЛИ-НЕ и второй вентиль ИЛИ-НЕ, при этом первая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго инвертора, вторая входная клемма первого вентиля ИЛИ-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ, выходная клемма первого вентиля ИЛИ-НЕ электрически соединена с первой входной клеммой второго вентиля ИЛИ-НЕ, а вторая входная клемма второго вентиля ИЛИ-НЕ электрически соединена с входной клеммой второго инвертора;

вентиль И-НЕ, при этом первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала или источником второго тактового сигнала, а вторая входная клемма вентиля И-НЕ электрически соединена с выходной клеммой второго вентиля ИЛИ-НЕ;

третий инвертор, при этом входная клемма третьего инвертора электрически соединена с выходной клеммой вентиля И-НЕ;

четвертый инвертор, при этом входная клемма четвертого инвертора электрически соединена с выходной клеммой третьего инвертора, а выходную клемму четвертого инвертора используют в качестве выходной клеммы данного управляющего каскадного подблока GOA для вывода одного из соответствующих последовательно генерируемых управляющих сигналов затвора;

причем в нечетном управляющем каскадном подблоке GOA схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником первого тактового сигнала;

причем в четном управляющем каскадном подблоке GOA схемы выходного каскада первая клемма тактового управления первого инвертора электрически соединена с источником второго тактового сигнала, вторая клемма тактового управления первого инвертора электрически соединена с источником первого тактового сигнала и первая входная клемма вентиля И-НЕ электрически соединена с источником второго тактового сигнала.

19. Дисплейное устройство с плоской панелью, содержащее управляющую схему GOA по любому из пп. 10-18.



 

Похожие патенты:

Изобретение относится к области жидкокристаллических дисплеев. Технический результат заключается в повышении эффективности работы шины сканирования для каждой точки в цепи.

Изобретение относится к области жидкокристаллических дисплеев. Технический результат заключается в снижении энергопотребления схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора.

Изобретение относится к жидкокристаллическому дисплею. Техническим результатом является повышение качества отображения при уменьшении сдвига цветов.

Изобретение относится к области технологии отображения. Технический результат – улучшение насыщенности цвета изображения, отображаемого устройством отображения.

Изобретение относится к устройству и способу управления свечением средств визуального отображения. Техническим результатом является обеспечение возможности динамического регулирования параметра свечения и цветовой температуры на основе яркости окружающей среды, так что свечение сопоставляется с яркостью окружающей среды.

Изобретение относится к способам и устройствам отображения обложки аудиоматериала. Технический результат заключается в повышении эффективности обработки данных для генерирования изображения.

Изобретение относится к области техники жидкокристаллических дисплеев, в частности к контролю конструкции с МДП-структурой (структурой металл - диэлектрик - полупроводник) в ТПТ (тонкопленочных транзисторах) и его системе.

Изобретение относится к технической области дисплеев. Техническим результатом является снижение потребления электроэнергии.

Изобретение относится к области компьютерной техники для обработки изображений. Технический результат заключается в уменьшении потребления мощности экрана без уменьшения частоты регенерации экрана отображения.

Группа изобретений относится к технологиям управления жидкокристаллическими дисплеями. Техническим результатом является обеспечение уменьшения изменения цвета при боковом или наклонном обзоре.

Изобретение относится к области жидкокристаллических дисплеев. Технический результат заключается в повышении эффективности работы шины сканирования для каждой точки в цепи.

Изобретение относится к области жидкокристаллических дисплеев. Технический результат заключается в повышении эффективности работы шины сканирования для каждой точки в цепи.

Изобретение относится к области жидкокристаллических дисплеев. Технический результат заключается в снижении энергопотребления схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора.

Изобретение относится к области жидкокристаллических дисплеев. Технический результат заключается в снижении энергопотребления схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора.

Изобретение относится к жидкокристаллическому дисплею. Техническим результатом является повышение качества отображения при уменьшении сдвига цветов.

Изобретение относится к жидкокристаллическому дисплею. Техническим результатом является повышение качества отображения при уменьшении сдвига цветов.

Изобретение относится к жидкокристаллическим дисплеям с сенсорной функцией и реализованному в нем способу обнаружения касания. Технический результат заключается в уменьшении взаимного влияния сигналов отображения и сенсорных сигналов для того, чтобы повысить качество отображения и эффективность сенсорной функции.

Изобретение относится к технической области дисплеев. Техническим результатом является снижение потребления электроэнергии.

Изобретение относится к технической области дисплеев. Техническим результатом является снижение потребления электроэнергии.

Изобретение относится к области компьютерной техники для обработки изображений. Технический результат заключается в уменьшении потребления мощности экрана без уменьшения частоты регенерации экрана отображения.

Группа изобретений относится к вычислительной технике и может быть использована для сортировки данных в памяти. Техническим результатом является обеспечение сортировки для ассиметричной архитектуры памяти.

Изобретение относится к области воспроизведения изображений. Технический результат заключается в повышении эффективности управления схемой драйвера затвора в матрице. Технический результат достигается за счет схемы входного каскада, содержащей множество управляющих подблоков GOA, соединенных каскадно; схемы промежуточного каскада, содержащей два управляющих подблока GOA, соединенных каскадно, причем входная клемма первого каскада управляющих подблоков GOA в схеме промежуточного каскада электрически соединена с выходной клеммой последнего каскада множества управляющих подблоков GOA в схеме входного каскада; схемы выходного каскада, содержащей множество управляющих подблоков GOA, соединенных каскадно, причем входная клемма первого каскада множества управляющих подблоков GOA в схеме выходного каскада электрически соединена с выходной клеммой последнего каскада управляющих подблоков GOA в схеме промежуточного каскада. 3 н. и 16 з.п. ф-лы, 8 ил.

Наверх