Аналоговый процессор

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано как средство предварительной обработки информации для реализации выбора минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит десять реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи. 2 ил.

 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления и др.

Известны аналоговые процессоры (см., например, фиг. 1 в описании изобретения к патенту РФ 2177643, кл. G06G 7/52, 2001 г.), которые с помощью четырех управляющих сигналов реализуют выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных аналоговых процессоров, относятся большие аппаратурные затраты, обусловленные тем, что, в частности, упомянутый аналог содержит тридцать девять реляторов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип аналоговый процессор (фиг. 1 в описании изобретения к патенту РФ 2281550, кл. G06G 7/52, 2006 г.), который содержит реляторы и с помощью четырех управляющих сигналов реализует выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит девятнадцать реляторов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в аналоговом процессоре, содержащем десять реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, особенность заключается в том, что выходы i-го () и j-го () реляторов соединены соответственно с первыми входами (i+1)-го и (j+1)-го реляторов, выходы второго, k-го () и шестого, десятого реляторов подключены соответственно к вторым входам девятого, (2k-13)-го и второго, восьмого реляторов, а выход пятого и вход управления первого реляторов, объединенные входы управления второго, седьмого реляторов соединены соответственно с выходом и первым, вторым управляющими входами аналогового процессора, третий и четвертый управляющие входы которого подключены соответственно к объединенным входам управления третьего, пятого, шестого, восьмого реляторов и объединенным входам управления четвертого, девятого, десятого реляторов.

На фиг. 1 и фиг. 2 представлены соответственно схема предлагаемого аналогового процессора и схема релятора, использованного при построении указанного процессора.

Аналоговый процессор содержит реляторы 11,…,110. Каждый релятор содержит компаратор 2, подключенный выходом к первому входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 41 и 42, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора 2, присоединенные соответственно к входам ключей 41 и 42. Выходы реляторов 1i () и 1j () соединены соответственно с первыми входами реляторов и 1i+1 и 1j+1, выходы реляторов 12, 1k () и 16, 110 подключены соответственно к вторым входам реляторов 19, 12k-13 и 12, 18, а выход релятора 15 и вход управления релятора 11 объединенные входы управления реляторов 12, 17 соединены соответственно с выходом и первым, вторым управляющими входами аналогового процессора, третий и четвертый управляющие входы которого подключены соответственно к объединенным входам управления реляторов 13, 15, 16, 18 и объединенным входам управления реляторов 14, 19, 110.

Работа предлагаемого аналогового процессора осуществляется следующим образом. На его первом,…,четвертом управляющих входах фиксируются соответственно необходимые управляющие сигналы ƒ1,…,ƒ4∈{0,1}. На первые и вторые входы реляторов 11 17; первые и вторые входы реляторов 16, 110; второй вход релятора 14 подаются соответственно подлежащие обработке аналоговые сигналы (напряжения) х1 и х2; х3 и х4; х5. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 41 соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 42 соответственно разомкнут (замкнут) либо замкнут (разомкнут). Следовательно, если на входе управления релятора присутствует логический "0" (логическая "1"), то этот релятор будет выделять на своем выходе наибольший (наименьший) из сигналов, действующих на его первом и втором входах. Таким образом, сигнал на выходе предлагаемого процессора определяется выражением

,

где символами ∨ и ⋅ обозначены соответственно операции max и min. При этом указанный процессор содержит десять реляторов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый процессор с помощью четырех управляющих сигналов реализует выбор минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Аналоговый процессор, предназначенный для ранговой обработки аналоговых сигналов, содержащий десять реляторов, каждый из которых содержит компаратор, подключенный выходом к первому входу элемента исключающее или, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход релятора, первым и вторым входами которого являются соответственно неинвертирующий и инвертирующий входы компаратора, присоединенные соответственно к входам замыкающего и размыкающего ключей, отличающийся тем, что выходы i-го и j-го реляторов соединены соответственно с первыми входами (i+1)-го и (j+1)-го реляторов, выходы второго, k-го и шестого, десятого реляторов подключены соответственно к вторым входам девятого, (2k-13)-го и второго, восьмого реляторов, а выход пятого и вход управления первого реляторов, объединенные входы управления второго, седьмого реляторов соединены соответственно с выходом и первым, вторым управляющими входами аналогового процессора, третий и четвертый управляющие входы которого подключены соответственно к объединенным входам управления третьего, пятого, шестого, восьмого реляторов и объединенным входам управления четвертого, девятого, десятого реляторов.



 

Похожие патенты:

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано как средство предварительной обработки информации для ранговой обработки аналоговых сигналов.

Изобретение относится к технике цифровой связи и сигнализации и может быть использовано для квазиоптимального асинхронного приема сообщений. Технический результат - упрощение реализации и повышение надежности работы фильтра.

Изобретение относится к области цифровой обработки сигналов и может быть использовано для решения задач неразрушающего контроля и диагностики оборудования на основе корреляционного анализа.

Изобретение относится к области беспроводной связи для генерирования цифровых коэффициентов для фильтра. .

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах цифровой обработки сигналов для решения задач оптимальной нелинейной фильтрации.

Изобретение относится к радиотехнике, к области оптимального приема псевдошумовых сигналов с помощью согласованных фильтров. .

Изобретение относится к радиотехнике, радиолокации, радионавигации и может быть использовано в системах, где требуется проводить цифровую обработку сигналов с неизвестной структурой на фоне шума.

Изобретение относится к области радиосвязи и может найти применение в широкополосных системах связи, радиолокации и радионавигации. .

Изобретение относится к области анализа сигналов, к анализу джиттера цифровых тактируемых сигналов и разложению джиттера на его составляющие. .

Изобретение относится к радиотехнике и может быть использовано в космических командных радиолиниях. .

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано как средство предварительной обработки информации для ранговой обработки аналоговых сигналов.

Изобретение относится к автоматике и аналоговой вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации выбора минимального или максимального из n входных аналоговых сигналов, где n≥4.

Ранговый фильтр предназначен для ранговой обработки аналоговых сигналов и может быть использован в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к автоматике и вычислительной технике. Технический результат – обеспечение реализации выбора из шести входных аналоговых сигналов сигнала любого заданного ранга.

Изобретение относится к области радиоизмерений и может использоваться для определения характеристик случайного процесса. Достигаемый технический результат - повышение точности определения параметра m случайного процесса с распределением Накагами.

Изобретение предназначено для ранговой обработки аналоговых сигналов и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к автоматике и вычислительной технике. Техническим результатом является расширение функциональных возможностей за счет обеспечения выбора минимального , супраминимального, медианного , субмаксимального или максимального из пяти входных аналоговых сигналов.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Изобретение предназначено для ранговой обработки аналоговых сигналов и может быть использовано в системах аналоговой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области передачи данных. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано как средство предварительной обработки информации для реализации выбора минимального, супраминимального, медианного, субмаксимального или максимального из пяти входных аналоговых сигналов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит десять реляторов, каждый из которых содержит компаратор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, замыкающий и размыкающий ключи. 2 ил.

Наверх