Устройство сравнения двоичных чисел

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава. Устройство содержит четыре элемента «2ИЛИ», четыре элемента «2И», четыре элемента «НЕ» и шесть мажоритарных элементов. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны устройства сравнения двоичных чисел (см., например, рис. 4.18 на стр. 163 в книге Бибило П.Н. Основы языка VHDL. М.: Солон-Р, 2000 г.), выполняющие распознавание отношений А≥В, А<В, где А, В - четырехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств сравнения двоичных чисел, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется распознавание отношений А>В и А=В.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство сравнения двоичных чисел (патент РФ 2363037, кл. G06F 7/02, 2009 г.), которое содержит четыре элемента «2ИЛИ», четыре элемента «2И», четыре элемента «НЕ» и с помощью импульсного сигнала выполняет распознавание отношений А>В, А=В, А<В, где А, В - четырехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся необходимость подачи на него импульсного сигнала и двадцать элементов, образующих его аппаратурный состав.

Техническим результатом изобретения является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, задаваемые двоичными сигналами, за счет обеспечения этого распознавания без использования импульсного сигнала и уменьшение количества элементов аппаратурного состава.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве сравнения двоичных чисел, содержащем четыре элемента «2ИЛИ», четыре элемента «2И» и четыре элемента «НЕ», причем (i+4)-й () и i-й входы устройства сравнения двоичных чисел соединены соответственно с входом i-го элемента «НЕ» и объединенными первыми входами i-ых элементов «2ИЛИ», «2И», объединенные вторые входы которых подключены к выходу i-го элемента «НЕ», особенность заключается в том, что в него дополнительно введены шесть мажоритарных элементов, первый и второй, третий входы j-го () мажоритарного элемента соединены соответственно с выходом (j+1)-го элемента «2ИЛИ» и первым, вторым входами (j+3)-го мажоритарного элемента, подключенного третьим входом к выходу (j+1)-го элемента «2И», второй и третий входы первого мажоритарного элемента соединены соответственно с выходами первых элементов «2ИЛИ» и «2И», а выходы k-го (), (k+3)-го и третьего, шестого мажоритарных элементов подключены соответственно к вторым входам (k+1)-го, (k+4)-го мажоритарных элементов и первому, второму выходам устройства сравнения двоичных чисел.

На фиг. представлена схема предлагаемого устройства сравнения двоичных чисел.

Устройство сравнения двоичных чисел содержит элементы «2ИЛИ» 11,…,14 элементы «2И» 21,…,24, элементы «НЕ» 31,…,34 и мажоритарные элементы 41,…,46, причем первый и второй, третий входы элемента 4j () соединены соответственно с выходом элемента 1j+1 и первым, вторым входами элемента 4j+3, подключенного третьим входом к выходу элемента 2j+1 второй и третий входы элемента 41 соединены соответственно с выходами элементов l1 и 21 а выходы элементов 4k (), 4k+3 и 43, 46 подключены соответственно к вторым входам элементов 4k+1, 4k+4 и первому, второму выходам устройства сравнения двоичных чисел, (i+4)-й () и i-й входы которого соединены соответственно с входом элемента 3i, и объединенными первыми входами элементов 1i, 2i, объединенные вторые входы которых подключены к выходу элемента 3i.

Работа предлагаемого устройства сравнения двоичных чисел осуществляется следующим образом. На его i-й () и (i+4)-й входы подаются соответственно произвольные двоичные сигналы a4-i∈{0,l} и b4-i∈{0,1}, которые определяют соответствующие разряды подлежащих сравнению четырехразрядных двоичных чисел А=а3а2а1а0, B=b3b2b1b0 (а3, b3 задают значения старших, a a0, b0 - младших разрядов). Тогда сигналы zi, yi (см. фиг.) будут определяться выражениями

где ∨, ⋅, , # есть символы операций ИЛИ, И, НЕ, Maj, причем х1231⋅х2∨х1⋅х3∨х2⋅x3. В представленной ниже таблице приведены значения реализуемых выражениями (1), (2) функций на всех возможных наборах значений их аргументов. Жирным в таблице выделены значения функций и их аргументов при i=1.

Анализ данных, приведенных в таблице, позволяет заключить, что: 1) если а3>b3 либо а3=b3 либо а3<b3, то соответственно z11=1 либо z1=1, у1=0 либо z11=0; 2) если zi-1=yi-1=1 либо zi-1=yi-1=0, то соответственно zi=yi=1 либо zi=yi=0; 3) если zi-1 =1, yi-1=0 и a4-i>b4-i либо zi-1=1, yi-1=0 и a4-i=b4-i - либо zi-1=1, yi-1=0 и a4-i<b4-i, то соответственно zi=1=yi=1 либо zi=1, yi=0 либо zi=yi=0. Таким образом, если А>В либо А=В либо А<В, то на первом, втором выходах предлагаемого устройства соответственно получим z4=1, у4=1 либо z4=1, у4=0 либо z4=0, у4=0. При этом оно состоит из восемнадцати элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство сравнения двоичных чисел обеспечивает распознавание отношений А>В, А=В, А<В (А, В - четырехразрядные двоичные числа, задаваемые двоичными сигналами) без использования импульсного сигнала и состоит из меньшего по сравнению с прототипом количества элементов.

Устройство сравнения двоичных чисел, содержащее четыре элемента «2ИЛИ», четыре элемента «2И» и четыре элемента «НЕ», причем (i+4)-й и i-й входы устройства сравнения двоичных чисел соединены соответственно с входом i-го элемента «НЕ» и объединенными первыми входами i-ых элементов «2ИЛИ», «2И», объединенные вторые входы которых подключены к выходу i-го элемента «НЕ», отличающееся тем, что в него дополнительно введены шесть мажоритарных элементов, первый и второй, третий входы j-го мажоритарного элемента соединены соответственно с выходом (j+1)-го элемента «2ИЛИ» и первым, вторым входами (j+3)-го мажоритарного элемента, подключенного третьим входом к выходу (j+1)-го элемента «2И», второй и третий входы первого мажоритарного элемента соединены соответственно с выходами первых элементов «2ИЛИ» и «2И», а выходы k-го , (k+3)-го и третьего, шестого мажоритарных элементов подключены соответственно к вторым входам (k+1)-го, (k+4)-го мажоритарных элементов и первому, второму выходам устройства сравнения двоичных чисел.



 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к области радиотехники. Технический результат – схемотехническое упрощение, сокращение номенклатуры и числа используемых логических элементов, обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высоконадежных устройств и систем, применяющих мажоритарное резервирование.

Изобретение относится к технике связи и может быть использовано в приемниках циркуляционных односторонних сетей передачи данных с повторениями. Техническим результатом изобретения является повышение оперативности доведения сообщений в каналах связи циркулярных односторонних сетей передачи данных с повторениями, а также схемотехническое упрощение приемника сообщений, который достигается за счет того, что приемник содержит последовательно соединенные демодулятор, декодер и интерфейс представления данных, при этом декодер имеет дополнительный информационный выход, который связан с блоком накопления сообщений, который последовательно связан с блоком формирования векторов, блоком мажоритарных проверок и блоком формирования логических сообщений, при этом выход блока формирования логических сообщений связан со вторым информационным входом декодера, управляющий выход которого соединен с управляющим входом блока формирования векторов, а управляющий выход блока формирования векторов соединен с управляющим входом блока формирования логических сообщений.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Логический преобразователь предназначен для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано для построения отказоустойчивых средств автоматики, функциональных узлов систем управления и др.

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в самосинхронных схемах. Технический результат изобретения заключается в обеспечении возможности использования устройства в самосинхронных схемах, в которых необходима реализация фазы гашения помимо рабочей фазы.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики.

Группа изобретений относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначена для создания цифровых устройств троичной логики.

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых, радиационно-стойких программируемых логических интегральных схемах (ПЛИС) для вычисления логических функций.

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС).

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, АВ, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава. Устройство содержит четыре элемента «2ИЛИ», четыре элемента «2И», четыре элемента «НЕ» и шесть мажоритарных элементов. 1 ил., 1 табл.

Наверх