Патент ссср 271126
О П И С А Н И Е 271126
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Сова Соввтсиих
Социалистичесних
Рвсаублин
Зависимое от авт. свидетельства №
Заявлено 24.Х11.1968 (¹ 1294459/18-24) с присоединением заявки №
Приоритет
Опубликовано 12.V,1970. Бюллетень № 17
Дата опубликования описания 23.IX.1970
Кл. 42m, 7/18
МПК 6 06g 7/18
УДК, 681.332.35(088.8) Комитет оо делам иаобретвннй и открытий ари Совете Министров
CCCP
М. А. Розеиблат и А, А. Ромащев
Институт автоматики и телемеханики (технической кибернетики) Авторы изобретения
Заявитель
ИНТЕГРАТОР
Предложенное изобретение относится к области автоматики и вычислительной техники и может быть использовано в аналоговых машинах при решении уравнений в конечных разностях, а также в системах автоматического управления и регулирования.
Известны интеграторы, содержащие аналоговые запоминающие устройства (АЗУ) и ключ.
Предложенный интегратор отличается от известного тем, что в пем одни из входных клемм АЗУ соединены между собой и подсоединены к одной клемме источника входного сигнала, вторая ьходная клемма одного
АЗУ соединена с первой выходной клеммой второго АЗУ, вторая входная клемма которого соединена с первой выходной клеммой первого АЗУ, а вторые выходные клеммы обоих АЗУ подсоединены к соответствующим контактам ключа, якорь которого соединен со второй клеммой источника входного сигнала.
На чертеже представлена схема описываемого устройства.
Интегратор осуществляет интегрирование в соответствии с приближенной формулой где 1 — — значение интеграла;
Л (tl ) — значение ьходной интегрируемой величины в момент времени
Л1 — интервал времени.
Интегратор содержит два АЗУ 1 и 2 со входами 8 и 3 и выходами 4 и 4 соответственно и ключ 5.
Источник б интегрируемого сигнала под1О ключается к выходным клеммам 7 и 7 пнтегратора. В цепь, соединяющую вход АЗУ 2 с контактом 8 ключа 5 подключен последовательно выход АЗУ 1. Аналогично, выход АЗУ
2 включен последовательно в цепь, соединяю15 щую контакт 8 ключа 5 со входом АЗУ 1.
Схема работает следующим образом.
Ключ 5 поочередно годключает клемму 7 к контактам 8, 0 и 8, образуя следующую последовательность замыканий 0 — 8 — 0 — 8—
20 — 0 — 8 — 0 ... с частотой / (с периодом Т). При этом контакты 8 и 8 замыкаются на время И, достаточное для записи информации в соответствующее АЗУ, а в нейтральном состоянии (положение 0) ключ находится в течение вре25 Т мени t< = — — — — ot.
Таким образом, напряжения на выходах
АЗУ 1 и АЗУ 2 к концу и-го периода комму30 тации ключа будут иметь значения:
271126
2п
U,„. =QU(i)
2а-1
U..., = XU(i) (2) Предмет изобретения
Т,=
>о 2 2 Уо
Составитель Л. Дмитриева
Редактор Е. В. Семанова
Корректор М. П. Ромашова
Заказ 2567/2 Тираж 480 Подписное
Ц1-!ИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, K-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 где U1 — значение входного сигнала в моТ мент времени — i, i=1, 2, ..., т. е. те моменты, когда замкнуты контакты 8 или 8 .
Выражение (2) совпадает с выражением (1) с точностью до коэффициента At, т. е. устройство вычисляет соответствующие интегральные суммы. Если Ув — номинальное значение входного сигнала, U,„, — максимальное значение выходного напряжения АЗУ, соответствующее его насыщению, то для постоянной времени интегрирования получаем
Таким образом, постоянная времени интегрирования Т„прямо пропорциональна периоду коммутации Т.
Интегратор, содержащий два аналоговых запоминающих устройства (АЗУ) и коммутирующий ключ, отличающийся тем, что, с целью увеличения постоянной времени интегрирования и повышения надежности работы интегратора, в нем одни из входных клемм
АЗУ соединены между собой и подключены к клемме источника входного сигнала, вторая входная клемма одного из АЗУ соединена с первой выходной клеммой второго АЗУ, вторая входная клемма которого соединена с первой выходной клеммой первого АЗУ, а вторые выходные клеммы обоих АЗУ соеди20 иены со второй клеммой источника входного сигнала через коммутиру1ощий ключ.
