Преобразователь низких и инфранизких частот в цифровой код

 

Oll АНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союа Советских

2774) 5

Социалистических

Реслублин!

Зависимое зт авт. свидетельства №

Заявлено 22.IV.1969 (№ 1316603/18-24) Кл. 42ш., 3/00 с присоединением заявки J¹

Комитет по делам изооретений и открытий лри Совете Министров

СССР

МПК G 01г 23/10

УДК 681.325 (088.8) Приоритет

Опубликовано 22.Vll.1970. Бюллетень ¹ 24

Дата опубликования описания З.XI.1970

Авторы изобретения

И. Ф. Клисторин и А. М. Щербаченко

Сибирское отделение Института автоматики и электрометрии

АН СССР

Заявитель

ПРЕОБРАЗОВАТЕДЪ НИЗКИХ И ИНФРАНИЗКИХ ЧАСТОТ

В ЦИФРОВОЙ КОД

Устройство относится к вычислительной и электроизмерительной технике.

Известны преобразователи низких и инфранизких частот в цифровой код, содержащие блок выделения периода, соединенный с ключом, через который генератор эталонной частоты соединен со счетчиком, фиксирующим число импульсов, пропорциональное периоду преобразуемой частоты. Блок выделения периода подключен, кроме того, к «единичному» входу триггера времени преобразования, соединенного со вторым ключом, посредством которого генератор тактовой частоты соединен с цифровым генератором с параллельным переносом, подключенным своим управляемым входом к старшему разряду первого счетчика, а выходом — ко второму счетчику, регистрирующему результат преобразования зходных частот. Выходы каждого i-ro разряда первого счетчика, кроме старшего разряда, подключены к потенциальному входу i-го вентиля, импульсный вход которого соединен с выходом (а — i) -ro разряда второго счетчика, имеющим, как и первый счетчик, и разрядов. Выходы импульсно-потенциальных вентилей через первую логическую схему «ИЛИ», линию задержки и вторую логическую схему «И 1И:. соединены с третьим счетчиком, соединенным с «нулевым» входом триггера времени преобразования. Вход второй логической схемы

«ИЛИ» соединен также с выходом второго ключа. Работа преобразователя состоит пз двух этапов. На первом этапе период преобразуется в пропорциональное ему число импульсов, а на втором — это число преобразуется в число, пропорциональное входной частоте.

Процесс преобразования числа, про«орцпонального периоду, в число, пропорциональное частоте, состоит в делении путем последова10 тельного вычитания из некоторого постоянного числа (делимого) значащей цифры старшего разряда числа, пропорционального периоду (делителя), причем делимое одновременно уменьшается на величину, пропорцио15 нальную весу остальных разрядов делителя.

Поскольку преобразование осуществляется путем деления делимого на значащую цифру старшего разряда делителя, последняя должна быть больше нуля, что ограничивает диа20 назон преобразуемых частот. Так, в случае использования двоично-десятичного счетчика, регистрирующего число импульсов, пропорциональное периоду преобразуемой частоты, устройство может преобразовать не более 10

25 частот, а при использовании двоичного счетчика — не более двух.

Кроме того, при использованиип в счетчике периода любого кода, кроме двоичного, такой преобразователь требует применения допол30 нительного устройства — цифрового интегра277415 тора с параллельным переносом, подключаемого к страшему разряду счетчика периода, а также дополнительного разряда в счетчике, фиксирующем число, соответствующее де имому.

Цель изобретения — расширение диапазона преобразования входных частот и упрощение устройства. Достигается она тем, что в пред" лагаемом преобразователе выход каждого

i-го разряда счетчика, фиксирующего число импульсов, пропорциональное периоду, соединен с потенциальным входом i-го вентиля, импульсный вход которого соединен с выходом (n+1 — i)-го разряда счетчика, фиксирующего результат преобразования, а выход логической схемы «ИЛИ» непосредственно соединен с- третьим счетчиком.

Это позволяет существенно расширить диапазон преобразования входных частот, который теперь определяется лишь количесгвом разрядов счетчиков преобразователя, а также упрощает устройство в целом благодаря исключению ряда узлов и уменьшению разрядности счетчика, фиксирующего число, соответствующее делимому, На чертеже представлена функциональная схема устройства.

Преобразователь содержит блок 1 выделения периода входной частоты, генератор 2 эгалонной частоты, связанный через ключ 3, управляемый с блока выделения периода, со счетчиком 4, в котором фиксируется число импульсов, пропорциональное периоду входной частоты. Блок выделения периода подключен, кроме того, к «единичному» входу триггера 5 времени преобразования, соединенного с ключом б, через который генератор тактовой частоты 7 соединен со счетчиком 8, фиксирующим результат преобразования частоты в код. Выход каждого i-го разряда счетчика 4 соединен с потенциальным входом соответствующего i-го вентиля, импульсный вход которого соединен с выходом (и+1 — i) -го разряда счетчика 8, причем количество разрядов счетчиков 4 и 8 одинаково. Выходы . мпульсно-потенциальных вентилей 9 через логическую схему «ИЛИ» 10 соединены со счетчиком 11, выход которого подключен к «нулевому» входу триггера 5.

Работа устройства протекает в два этапа.

На первом этапе период входного сигнала преобразуется в пропорциональное ему чи ло импульсов путем счета числа импульсов I.åíåратора 2 эталонной частоты, прошедших в счетчик 4 через открытый в течение периода ключ 3.

Второй этап — преобразование числа импульсов в число, соответствующее входной частоте,— начинается сразу после окончания первого. Сигнал с выхода блока выделения периода, соответствующий моменту окончания периода, поступает на «единичный» вход триггера 5, переводя его в такое состояние, при котором ключ б открывается, и импульсы генератора тактовой частоты проходят в счетчик 8. Импульсные сигналы, появляющиеся на выходе разядов счетчика 8 в моменты, соответствующие переходам триггеров этого счетчика из состояния «0» в состояние «1», через вентили 9 и логическую схему «ИЛИ» 10 поступают на вход счетчика 11. Импульсный сигнал с выхода счетчика 11 возвращает триггер 5 в исходное состояние, при котором ключ б закрывается.

Предмет изобретения

Преобразователь низких и инфранизких частот в цифровой код, содержащий импульсно-потенциальные вентили, соединенные с логической схемой «ИЛИ», блок выделения периода преобразуемой частоты, соединенный через ключ, импульсный вход которого подключен к генератору эталонной частоты, со входом первого счетчика и «единичным входом триггера времени преобразования; выход последнего соединен со вторым ключом, через который генератор тактовой частоты подключен ко второму счетчику; третий счетчик, выход старшего разряда которого соедин и с

«нулевым» входом триггера времени преобразования, отлича(ощийся тем, что, с целью расширения диапазона преобразования и упрощения устройства, в нем вход третьего счетчика непосредственно соединен с выходом логической схемы «ИЛИ», а выход каждого i-го разряда (где i = 1...n) первого счетчика соединен с потенциальным входом 1-го вентиля, импульсный вход которого подключен к выходу (n + 1 — i) -го разряда второго счетчика.

277415

Составитель В. Д. Махнанов

Редактор Б. Б. Федотов Техред Л. Я. Левина Корректор В. В. Чаклина

Заказ 3044 9 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2