Преобразователь уровня напряжения

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания. Схема преобразователя уровня напряжения содержит: пять полевых транзисторов Р-типа (1-5) и три - N-типа (6-8), входы прямого IN и инверсного входных сигналов, выход OUT, вывод питания высокого уровня напряжения VDD, вывод питания низкого уровня напряжения (GND). Предложенный преобразователь уровня напряжения имеет более высокое быстродействие преобразования напряжения высокого уровня и возврата к низкому уровню напряжения. 1 ил.

 

Предлагаемое изобретение относится к цифровой вычислительной технике и может быть использовано при согласовании схем, имеющих различные уровни напряжений источников питания и внутренних сигналов.

Известен преобразователь уровней сигналов на МДП-транзисторах [1]. Это устройство предназначено для преобразования уровня напряжения сигнала (например, при сопряжении ТТЛ- и КМДП-логических элементов).

Недостатком указанной выше схемы является низкое быстродействие. Низкое быстродействие схемы вызвано ограничением появления напряжения высокого уровня на выходе схемы по цепи низкой проводимости, вплоть до подключения транзистора с высокой проводимостью, шунтирующего низко-проводящую цепь, которое задерживается на время распространения сигнала, необходимое на последовательное переключение двух вентилей.

Кроме того, каждый из выходных узлов триггера, помимо затворов транзисторов выходных транзисторов, подключен к затворам двух транзисторов Р-типа, что дополнительно увеличивает паразитную емкость выходных узлов триггера и затягивает переходный процесс переключения.

Задачей предлагаемого изобретения является повышение быстродействия преобразователя уровня напряжения.

Поставленная задача достигается тем, что в преобразователь уровня напряжения, содержащий полевые транзисторы Р-типа с первого по пятый и N-типа с шестого по восьмой, входы прямого IN и инверсного входных сигналов, подсоединенные к затворам транзисторов, соответственно, восьмого и шестого, выход OUT преобразователя уровня напряжения, вывод питания высокого уровня напряжения VDD, соединенный с истоком первого транзистора, вывод питания низкого уровня напряжения GND, соединенный с истоками седьмого и восьмого транзисторов, причем сток первого транзистора соединен с истоками второго и третьего, сток третьего - со стоком шестого и затвором четвертого транзисторов, и затвор третьего транзистора - со стоками четвертого и восьмого, а затворы второго и седьмого транзисторов соединены между собой введены первый и второй инверторы, входы которых соединены со стоком восьмого транзистора, а выходы, соответственно, первого инвертора - с затворами второго и пятого транзисторов, и второго инвертора - с выходом OUT, затвор первого транзистора соединен с выводом питания низкого уровня напряжения GND, исток четвертого транзистора соединен с выводом питания высокого уровня напряжения VDD, исток пятого - со стоком первого транзистора, сток второго транзистора - со стоком третьего, сток пятого - со стоком четвертого транзистора, и исток шестого транзистора соединен со стоком седьмого.

Таким образом, в предлагаемой схеме преобразователя уровня напряжения, вследствие отличий от известного устройства, описанным выше, исключено появление напряжения высокого уровня на выходе схемы OUT по цепи низкой проводимости до подключения транзистора с высокой проводимостью, т.к. формирование выходного сигнала на выходе OUT всегда происходит сразу и по цепям только высокой проводимости.

Кроме того, в предлагаемом преобразователе уровня напряжения, в отличие от известного преобразователя уровней сигналов на МДП-транзисторах [1], к одному выходному узлу триггера подключены нагрузки входов первого и второго инверторов и затвор только одного транзистора Р-типа, а к другому выходному узлу триггера подключен затвор только одного транзистора, без затворов транзисторов выходного инвертора, что уменьшает паразитную емкость выходных узлов триггера и дополнительно ускоряет переходный процесс переключения преобразователя уровня напряжения.

На рисунке приведена схема предлагаемого преобразователя уровня напряжения.

Предлагаемый преобразователь уровня напряжения содержит полевые транзисторы Р-типа с первого по пятый (1-5) и N-типа с шестого по восьмой (6-8), входы прямого IN и инверсного входных сигналов, подсоединенные к затворам транзисторов, соответственно, восьмого (8) и шестого (6), выход OUT, вывод питания высокого уровня напряжения VDD, соединенный с истоками транзисторов первого (1) и четвертого (4), вывод питания низкого уровня напряжения (GND), соединенный с истоками транзисторов седьмого (7) и восьмого (8) и затвором первого (1) транзистора, сток которого соединен с истоками второго (2), третьего (3) и пятого (5) транзисторов, причем сток второго транзистора (2) соединен со стоками третьего (3) и шестого (6) и затвором четвертого (4) транзисторов, а сток пятого (5) транзистора - со стоками четвертого (4) и восьмого (8) транзисторов, затвором третьего (3) и входами первого (9) и второго инверторов (10), выходы которых соединены, соответственно, первого инвертора (9) с затворами транзисторов (2), пятого (5) и седьмого, и второго инвертора (10) с выходом OUT, а исток шестого (6) транзистора соединен со стоком седьмого (7).

Предлагаемый преобразователь уровня напряжения представляет собой цифровое логическое устройство, предназначенное для преобразования входного напряжения логической единицы «1*» (VCC), в напряжение логической «1», соответствующее напряжению питания высокого уровня напряжения VDD и работает следующим образом.

Исходное состояние. На вывод питания GND и на вход IN подано напряжение низкого уровня, соответствующее напряжению логического «0», на вывод VDD - высокого («1»), а на вход - напряжение логической единицы «1*» (VCC). Минимальное значение напряжения логической единицы «1*» должно быть больше либо равно значению порогового напряжения транзистора N-типа. Кроме того, напряжение источника питания высокого уровня VDD («1») и напряжение логической единицы VCC («1*») должны быть больше или равны сумме пороговых напряжений транзисторов Р- и N-типа. Транзистор Р-типа 1 низкой проводимости открыт всегда, т.к. его затвор подключен к источнику питания низкого уровня напряжения «0». На затворы транзисторов N-типа 8 и 9 с входов IN и поступают напряжения, соответственно, низкого уровня GND («0») и напряжение логической единицы «1*» (VCC). Поэтому транзистор 8 закрыт, а транзистор 6 открыт. Также, в результате действия предыдущего регенеративного цикла транзисторы 2 и 5 открыты, а транзисторы 3, 4 и 7 закрыты, а на выходе OUT преобразователя уровня напряжения установлено напряжение низкого уровня «О» (GND).

В режиме преобразования высокого напряжения логической единицы VCC в напряжение высокого уровня VDD на вход IN и на вход и, следовательно, на затворы транзисторов 8 и 6 поступают напряжения, соответственно, логической единицы «1*» (VCC) и логического «0» (GND), в результате чего транзистор N-типа 8 открывается, а транзистор N-типа 6 - закрывается. Через открытый транзистор 8 на затвор транзистора 3 и входы инверторов первого (9) и второго (10) поступает напряжение низкого уровня «0» (GND). Поэтому транзистор Р-типа 3 открывается, а на выходах первого (9) и второго (10) инверторов устанавливается напряжение высокого уровня VDD, которое поступает на затворы транзисторов 2, 5 и 7 и на выход OUT преобразователя уровня напряжения. При этом транзисторы Р-типа 2 и 5 закрываются, транзистор Р-типа 4 удерживается в закрытом состоянии напряжением высокого уровня VDD, поступающем через открытые транзисторы Р-типа 1 и 3, а транзистор N-типа 7 - открывается. Таким образом, на выходе OUT преобразователя уровня напряжения установлено напряжение высокого уровня VDD, полученное преобразованием входного высокого напряжения логической единицы «1*» (VCC).

При переходе преобразователя уровня напряжения в исходное состояние и режим формирования на выходе OUT напряжения низкого уровня GND («0»), на входы IN - прямого входного сигнала и - инверсного входного сигнала, и, следовательно, на затворы транзисторов 8 и 6, поступают, соответственно, напряжения логического «0» (GND) и логической единицы «1*» (VCC). Поэтому транзистор N-типа 8 закрывается, а транзистор N-типа 6 - открывается. Через открытые транзисторы N-типа 6 и 7 на затвор транзистора высокой проводимости Р-типа 4 поступает напряжение низкого уровня GND («0»). Поэтому транзистор 4 открывается и через него на затвор транзистора 3 и входы инверторов первого (9) и второго (10) поступает напряжение высокого уровня VDD («1»). Поэтому транзистор Р-типа 3 закрывается, а на выходах первого (9) и второго (10) инверторов устанавливается напряжение низкого уровня GND («0»), которое поступает на затворы транзисторов 2, 5 и 7 и на вход OUT преобразователя уровня напряжения. При этом транзисторы Р-типа 2 и 5 открываются, а транзистор N-типа 7 закрывается. Поэтому через открытые транзисторы 1 и 2 на затвор транзистора 4 поступает напряжение высокого уровня VDD («1»), в результате чего транзистор Р-типа 4 закрывается. Однако, через открытый транзистор Р-типа 5, на затворе транзистора 3 и на входах первого (9) и второго (10) инверторов удерживается напряжение высокого уровня. Поэтому на выходе OUT преобразователя уровня напряжения сохраняется напряжение низкого уровня GND («0»), и схема переходит в исходное состояние.

Таким образом, в предлагаемой схеме преобразователя уровня напряжения формирование выходного сигнала высокого уровня VDD («1») на выходе OUT происходит сразу и по цепям только высокой проводимости, что существенно ускоряет время переходного процесса перезаряда выходной емкости и тем самым повышает быстродействие работы схемы.

Кроме того, в предлагаемом преобразователе уровня напряжения, в отличие от известного преобразователя уровней сигналов на МДП-транзисторах [1], к одному выходному узлу триггера подключены нагрузки входов первого и второго инверторов и затвор только одного транзистора Р-типа, а к другому выходному узлу триггера подключен затвор только одного транзистора, без затворов транзисторов выходного инвертора, что уменьшает паразитную емкость выходных узлов триггера и дополнительно ускоряет переходный процесс переключения преобразователя уровня напряжения.

Литература

1. Авторское свидетельство СССР (SU) №1538246, «Преобразователь уровней сигналов на МДП-транзисторах» / В.А. Максимов, А.Е. Заболотный и Я.Я. Петричкович // Бюллетень №3 от 23.01.90.

Преобразователь уровня напряжения, содержащий полевые транзисторы Р-типа с первого по пятый и N-типа с шестого по восьмой, входы прямого IN и инверсного входных сигналов, подсоединенные к затворам транзисторов, соответственно, восьмого и шестого, выход OUT, вывод питания высокого уровня напряжения VDD, соединенный с истоком первого транзистора, вывод питания низкого уровня напряжения GND, соединенный с истоками седьмого и восьмого транзисторов, причем сток первого транзистора соединен с истоками второго и третьего транзисторов, сток третьего транзистора соединен со стоком шестого и затвором четвертого транзисторов, затвор третьего транзистора соединен со стоками четвертого и восьмого транзисторов, а затворы второго и седьмого транзисторов соединены между собой, отличающийся тем, что введены первый и второй инверторы, входы которых соединены со стоком восьмого транзистора, а выходы, соответственно, первого инвертора - с затворами второго и пятого транзисторов, а второго инвертора - с выходом OUT, затвор первого транзистора соединен с выводом питания низкого уровня напряжения GND, исток четвертого транзистора соединен с выводом питания высокого уровня напряжения VDD, исток пятого транзистора соединен со стоком первого транзистора, сток второго транзистора соединен со стоком третьего транзистора, сток пятого транзистора соединен со стоком четвертого транзистора и исток шестого транзистора соединен со стоком седьмого транзистора.