Преобразователь амплитуды импульсов в цифровой код1г- патентно-т?хшг1еска{^библиотека

 

29! 338

О11И САН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

МПК Н 03k 13/20

G 06) 3,, 00

Заявлено 15.1Х.1969 (¹ 1360370/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 06.1.1971. Бюллетень ¹ 3

Дата опубликования описания 12.1 .1971

Комитет по делам изобретений и открытий при Совете Министров

СССР

УД К 681.325 (088.8) Авторы изобретения

М, Е. Глушковский, И. С. Крашенинников и П. С. Чернов

Заявитель

ПРЕОБРАЗОВАТЕЛЬ АМПЛИТУДЫ ИМПУЛЬСОВ

В ЦИФРОВОЙ КОД

Изобретение относится ко входным устройствам многоканальных анализаторов амплитуд электрических импульсов. Устройство может быть применено в ядерной физике и других областях техники, Известны преобразователи амплитуды импульсов в цифровой код, в которых применен принцип преобразования амплитуды во временной интервал с дальнейшим заполнением этого интервала пачкой импульсов, с открытым входом и индикацией конца заряда, зарядом емкости через диод с обратной связью, схемой блокировки входа на время кодирования и регистрации импульса.

В известных устройствах входная блокировка срабатывает от дискриминатора тока, служащего одновременно нидикатором конца заряда и разряда. Для продления блокировки входа включают быстрый разряд, В индикации конца разряда участвуют диод с обратной связью, специальный усилитель, ключ запретов и дискриминатор тока, включенные последовательно. Схема управления считыванием отсутствует. Сигнал считывания попадает на одновибраторы, которые задают постоянное мертвое время, продлевая блокировку входа на время регистрации. Фазировка конца пачки — однократная и производится положительной фазой генератора кода.

B предлагаемом преобразователе выход каскада у правления блокировкой подключен ко гходу блокировки зарядного устройства, другой вход которого соединен с выходом нульоргана блока предварительного анализа, а вход импульсов запуска — с выходом триггера блокировки. Вход запуска последнего соединен с выходом индикатора конца заряда, а вход сброса — с выходом формирователя импульсов считывания регистра адреса. Оба вхо10 да каскада индикации конца разряда соединены непосредственно с выводами запоминающего конденсатора, а выход подключен ко входу запуска каскада управления считыванием, выход которого соединен со входом фор15 мирователя импульсов считывания.

Зто позволяет повысить быстродействие устройства и улучшить качество регистрируемых спектров при высоких загрузках.

На чертеже приведена блок-схема преобра20 зов а тел я.

Входная клемма 1 соединена со входом усилителя 2. Выход усилителя одновременно подключен ко входу зарядного устройства 8 с блокировкой и входу блока предварительного ана25 лиза 4. Выход зарядного устройства подключен к обкладке запоминающего конденсатора

5, к другой обкладке которого подключены разрядное устройство б и вход диода 7 с обратной связью. К обеим обкладкам конденса30 тора подключен индикатор 8 конца разряда.

291338

Вход ключа предварительного анализа 9 подключен к выходу диода с обратной связью, выход — к триггеру 10 времени кодирования.

Выход триггера подключен к управляющему входу схемы пропускания 11, вход которой подключен к выходу генератора кода 12, а выход в ко входу адресного регистра 18, соединенного одним из выходов с разрядным устройством. Выходы предварительного анализа подключены ко входу каскада управления блокировкой 14 и ключу предварительного анализа. Второй вход каскада управления блокировкой подключен к выходу триггера блокировки 15, один из входов которого подключен к выходу диода с обратной связью, а другой — к выходу линии задержки 1б, который, в свою очередь, подключен к одному из входов адресного регистра. Вход линии задержки соединен с одним из входов адресного регистра и с выходом формирователя импульса считывания 17, вход которого соединен с выходом каскада 18 управления считыванием, запускающий вход которого соединен с выходом индикатора конца разряда, а поддерживающий вход — с клеммой 19 для потенциала внешнего регистратора, Выход индикатора конца разряда соединен также со входом схемы фазировкп с положительной фазой генератора кода 20, выход ко"""торой соединен со входом схемы фазировки с отрицательной фазой генератора кода 21. Управляющие входы обеих схем соединены с соответствующими выходами генератора. Код снимается с выходной клеммы 22.

Работает устройство следующим образом.

Импульс поступает на входную клемму 1, проходит через усилитель 2, попадает на зарядное устройство 8 с блокировкой и далее на запоминающий конденсатор 5 с разрядным устройством б. Конденсатор заряжается через диод 7 с обратной связью, служащий одновременно индикатором конца заряда. Через клк)ч предварительного анализа 9 сигнал конца заряда запускает триггер 10 времени кодирования, открывающий схему пропускания 11 генератора 12 импульсов. кода. При срабатывании второго триггера адресного регистра запускается разрядное устройство б. Одновременно с концом заряда запускаются триггер блокировки 15 и каскад управления блокировкой 14, на поддерживающий вход которого потенциал от нуль-органа предварительного анализа 4 поступает все время, пока занят вход преобразователя. Фронтом входного импульса запускается индикатор 8 конца разряда. По окончании разряда запоминающего конденсатора индикатор конца разряда запускает каскад 18 управления считыванием и в случае отсутствия потенциала с внешнего регистратора спадом импульса конца разряда сбрасывает управление считыванием. Это приводит к срабатыванию формирователя импульса считывания

17. Последний дает импульс считывания параллельного кода из регистра адреса в память, и схема 18 с некоторой задержкой сбрасывает

15 г0

З5

65 в «0» триггер блокировки и триггеры адресного регистра, При поступлении кода на внешний регистратор с последнего на каскад управления считыванием поступает на время, необходимое для регистрации кода, поддерживающий потенциал.

Сразу, после освобождения входа преобразователя от обработанного импульса блок готов к приему следующего импульса. При поступлении последнего кодирование происходит аналогично, но заканчивается запоминанием кода и переводом каскада управления считыьанием в «1». Последний не может сброситьсч с «О» до окончания регистрации предыдущего импульса и потенциала от внешнего регистратора. Вход преобразователя остается закрытым. В момент сброса потенциала регистратора происходит считывание кода, хранившегося в адресном регистре, и все заканчивается как прежде.

Триггер времени кодирования сбрасывается через схемы фазировки с синхронизацией положительной фазой генератора 20 и отрицательной фазой. Сама схема пропускания тоже работает как схема фазировки с положительной фазой генератора, При этом последние импульсы пачки всегда полновесны. Выходной код снимается с выходной клеммы 22.

Предмет изобретения

Преобразователь амплитуды импульсов в цифровой код, содержащий усилитель входного сигнала, выход которого подключен к последовательно соединенным зарядному устройству с блокировкой, запоминающему конденсатору с разрядным устройством, диоду с обратной связью, ключу предварительного анализа, триггеру времени кодирования и схеме пропускания импульсов кода на регистр адреса, подключенные к выходу усилителя блоки предварительного анализа с дискриминаторами уровней в нуль-орган, выход которого соединен с каскадом блокировки, триггер блокировки, выход сброса которого подключен к формирователю импульса считывания через линию задержки, и каскад индикации конца разряда запоминающего конденсатора, выход которого соединен со входом запуска триггера времени кодирования через схему фазировки, выполненную, например, в виде схемы совпадения, отличающийся тем, что, с целью повышения быстродействия и улучшения качества регистрируемых спектров при высоких загрузках, выход каскада управления блокировкой, выполненного в виде расширителя импульсов запуска, подключен ко входу блокировки зарядного устройства, другой вход которого соединен с выходом нуль-органа блока предварительного анализа, а вход импульсов запуска— с выходом триггера блокировки; вход запуска последнего соединен с выходом индикатора конца заряда, а вход сброса — с выходом формирователя импульсов считывания регистра

291338

Составитель В. Махнанов

Редактор Б. Б. Федотов Техред Л. Я. Левина

Корректор Т. А. Китаева

Заказ 743/13 Изд. № 326 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4(5

Типография, пр. Сапунова. 2 адреса, оба входа каскада индикации конца разряда соединены непосредственно с выводами запоминающего конденсатора, а выход подключен ко входу запуска каскада управления счнть1ваннем, выход которого соединен со входом формирователя импульсов считывания.