Патент ссср 293215

 

ОП ИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 20Л .1969 (№ 1335728/26-9) с присоединением заявки ¹

Приоритет

Опубликовано 15.1.1971. Бюллетень № 5

Дата опубликования описания 1.111.1971

Л!ПК G 01г 23 16

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК. 621.317.757 (088.8) Авторы изобретения

Е. Д. Колтик, Е, И. Коровкин, В. П. Пиастро, В. В. Сидоренко и

Е. Х. Чижов

Заявитель

-1 ."1:й т = ду

@ 1тотць@ gg

ИЗМЕРИТЕЛЬ СПЕКТРАЛЬНОЙ ПЛОТНОСТИ

Предлагаемое устройство относится к ооласти спектрального анализа и может быть и=пользовано для построения устройств спектрального анализа сигналов инфразвуковых частот.

Известны измерители спектральной плотности по корреляционной функции, содержащие входное, запоминающее управляющее, усредняющее и регистрирующее устройства, а также генератор синусоидальных на тряжений и схему умножения.

Однако из вестные устройства обладают низкой точностьто, обусловленной много ратными последовательными преобразованиями вида представления измеренной коррекционной функции, малым быстродействием, обусловленным как наличием многократных преобразований вида представления корреляционной функции, так и временным разделением операции измерения спектральной плотности на три последовательных этапа: измерение корреляционной функции R (т) входного сигнала; промежуточная регистрация измеренной функции Р (т) в запоминающем устройстве и измерение собственно спектральной плотности 5 (о).

С целью повышения точности и быстродействия измерения предлагаемое устройство снабжено блоком дискриминации, состоящим из усилителя-инвертора, дискриминаторов ордипат и знака и временных квантователей, блоком электронно-дискретной задержки, состоящим из триггеров; блоком управления и синхронизации, состоящим из генератора тактов, делителей частоты и устройства постоянной задержки, блоком арифметического устройства, состоящим из коммутатора, схем совпадения, дискриминаторов знаковых совпадений, схем сборки импульсов, реверсивпо10 го счетчика и индикатора, при этом зходы первых триггеров первого и второго каналов блока электронно-дискретной задержки соединены с выходами временных квантователей каналов дискриминатора ординат блока

15 дискриминации. Вход первого триггера третьего канала блока электронно-дискретной задержки соединен с выходом временного квантователя канала дискриминатора знака блока дискриминации, вторые входы каждо20 го триггера блока электронно-дискретной задержки соединены с выходом устройства постоянной задержки блока управления и синхронизации. Вы.;.оды триггеров первого и вто,рого каналов блока электронно-дискретной

25 задержки соединены с четырьмя схемами совпадения соответствующего канала арифметического устройства. Ко вторым входам схем совпадения подсоединены выходы временных квантователей блока дискриминации. Третьи

30 входы схем совпадения и дискриминаторов

293215

Тн Рг

K2O= — „

":1I COS Г

Тн г

"12! = >

cos (2) 55 тн. FÄ

К23 — > . 1, COS В, -, (4) 60

T» >г

К24

cos (5) (6) 1 25—

cos н>> г, знакового соответствия подключены к коммутатору, а четвертые входы связаны с ге|ератором тактов блока управления и синхропизации через соответствующие делители частоты, связанные с выходами блока установки коэффициентов деления. Все выходы схем совпадения через схему сборки импульсов связаны со входом реверсивного счетчика, второй вход которого соединен через схему соорки импульсов с дискриминаторами знакового соответствия каналов блока арифметического устройства, а выход — с индикатором.

На чертеже представлена блок-схема предлагаемого устройства для измерения спектральной .плотности сигналов инфразвуковых час гот, Устройство состоит из блока дискриминации 1, содержащего усилитель-инвертор 2, дискрими IBTop ординат 8, дискри IFIiIBTop знака 4 и временные квантователи 5, б и 7, блока электронно-дискретной задержки 8, состоящего из трех каналов задержки, первой из которых состоит из триггеров 9 — 11, второй — из триггеров 12 — 14 и третий — из триггеров 15 — 17, блока управления и синхронизации 18, содержащего генератор тактов 19, делители 20 — 80 частоты, блок 81 установки коэффициентов деления и устройство 82 постоянной задержки, арифметического устройства 88, содержащего коммутатор 84, схемы совпадения 85 4б, дискриминаторы 47 — 49 знаковых совпадений, схемы

50 и 51 сборки импульсов, реверсивный счетчик 52 и индикатор 58.

Устройство работает следующим образом.

Входной сигнал х (1) поступает на усилитель-инвертор 2 блока дискриминации, »одуль сигнала (х (Г)) поступает с одного выхода усилителя-инвертора 2 на дискриминатор ординат 8, а с его другого выхода усиленный входной сигнал поступает на,дискриминатор знака 4. В дискриминаторе ординат

8 происходит разделение сигнала по интервалам и формирование импульсных последовательностей, длительность импульсов в которых пропорциональны времени пребывания сигнала в соответствующих интервалах, Далее импульсы поступают на временные квачтователи 5 и б. Импульсная последовательность с выхода дискриминатора знака, песущая информацию о текущей полярности сигнала, поступает на один вход временного квантователя 7. На вторые входы временных квантователей 5 — 7 поступают импульсы с выхода генератора тактов 19 через делители

28 и 80 частоты. После времяимпульсного преобразования в блоке дискриминации 1 сигналы поступают на схему совпадения 85—

4б и в блок электронно-дискретной задержки

8, состоящий из последовательно соединенных триггеров 9 — 17. Работой триггеров блока 8 управляют выходные импульсы устройства 82 постоянной задержки. Число каналов задержки блока 8 определяется количе твом

45 интервалов дискриминатора ординат 8, кото,рое выбирается в зависимости от требуемой то 1ности анализа. В блоке 8 предусмо грен допoлн>чтельный канал для задержки знаковой инфор м ации.

Триггеры каналов задержки строятся по схеме с,раздельными входами. Импульсы с выхода блока 82 осуществляют сдвиг поступающей информации вдоль последовательной цепи триггеро в каждого канала блока задержки 8. При перебросе триггеров 9, l2 и 15 и>мпульсы с первых выходов триггеров поступают на входы триггеров 10, 18 и lб, а со вторых выходов — на схемы совпадения

85 — 88 и дискриминатор 47 знакового соответствия первого канала арифметичсско-о устройства 88. На вторые входы этих схем совпадения .поступают импульсы с выходов временных квантователей 5 — 7 блока дискриминации 1.

На третьи входы схем совпадения поступают импульсы с выхода делителей частоты 20 и 21. Четвертые входы схем совпадения

85 — 45 и дискриминаторы 47 — 49 знаковых совпадений;подсоединены к выходам коммутатора 84, на вход которого поступают импульсы с делителя частоты 29, Частота следования импульсов на выходе последнего в а раз больше частоты следования импульсов с делителя 80 (n — число триггеров в каждом канале блока 8). Импульсы с выходов схем совпадения 85 — 4б поступают через схему сборки импульсов 50 на,первый вход рсверсивного счетчика 52. В зависимости от состояния дискриминатора 47 — 49 знаковых совпадений, подсоединенных ко второму входу реверсивного счетчика 52 через схему сборки импульсов 51, счетчик .переводится в режим сложения или вычитания.

Делители частоты 20 — 28 блока управления и синхронизации 18 .представляют собой фазоимпульсные многоустойчивые элемечты, коэффициент деления, которых устанавливается в соот1ветствие с ниже приведенными формулами, при этом коэффициенты деления первой группы, состоящей из блоков 20 — 22, равны: н г 22

cos <, =

Коэффициенты деления второй группы, состоящей из блоков 28 — 25,,равны:

293215

Л26 = („COS, =. (7) кн Fr

27= „

;к, . COS 1 п (8) TH Fr

К28—

СО8 (9) 11

Г

9

LA I,„,(к(1

Г i

1 Г

i!

11

i I

1!л

i !а

I Id

II

iI

1! ! ! l

1

1 ! ! !

I ! !

I

asJ

Коэффициенты деления третьей группы, эстоящей из блоков 25 — 28, равны: е Т, — интервал интегрирования, F< — частота генератора тактов,, Ft2, 42 — !весовые коэффициенты, т„— время задержки.

Коэффициенты деления устанавливаются с эмощью блока 81 установки коэффициентсв еления.

Одна ордината спектральной плоскости опеделяется за время, равное длительности еализации сигнала х (t). Каждая следую,ая ордината спектральной плотности, сооттствующая частоте а;, определяется аналотчным образом, при этом коэффициенты де.ния блоков 20 — 28 устанавливаются согласэ формулам (1 — 9), в которых cat замепяет< на а;. Результат измерения каждой ордиаты фиксируется индикатором 58.

Предмет изобретения

Измеритель спектральной, плотности, соержащий входное,,регистрирующее и управляющее устройства, отличающийся тем, что, с целью повышения точности и быстродействия измерения, выход каждого временного кванхователя блэка дискриминации сое5 динен соответственно с одним из входов первых триггеров всех каналов блока электронно-дискретной задержки, а ко вторым входам каждого триггера блока электроцподискретной задержки подсоединен выход уст10 ройства постоянной задержки блока управления и синхронизации, при этом выходы триггеров первого и второго каналов олока электронно-дискретной задержки,подключены к одним из входов четырех схем совпаде15 ния соответствующих каналов арифметического устройства, вторые входы схем совпадения соединены с выходами временных квантователей блока дискриминации, гретьи входы схем совпадения и входы дискримина 0 торов знакового соответствия подключены к коммутатору, а четвертые входы схем совладения подсоединены к генератору тактов блока управления и синхронизации через соответствующие делители частоты, соединенные с выходами блока установки коэффициента деления, причем все выходы схем совпадения через схему сборки импульсов соединены с одним из входов реверсивного счетчика, второй вход которого подсоединен через

З0 вторую схему сборки импульсов ic .выходами дискриминаторов знакового соответствия арифметического устройства.