Аналого-цифровой преобразователь поразрядного

 

293297

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства «¹

МПК Н 03k 13/17

G 06j 3j00

Заявлено 23.Ч.1969 (№ 1334188/18-24) с присоединением заявки №

Приоритет

Опубликовано 15Л.1971. Бюллетень № 5

Дата опубликования описания 11.111.1971

Комитет по делам иво0ретвниЯ и открытиЯ лри Совете Министров

СССР

УДК 681.325(088.8) Авторы изобретения

Б. Г. Вальский и В. В. Островерхов

Заявитель

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОРАЗРЯДНОГО

УРАВНОВЕШИВАНИЯ (1см= й((+2) I

Изобретение относится к области электроизмерительной и вычислительной техники и может быть .использовано для преобразования непрерывных сигналов в цифровой код. Известны аналого-цифровые преобразователи, в которых повышение точности и быстродействия достигается путем использования комбинации методов преобразования. Недостатком таких преобразователей является то, что они содержат большое количество дополнительных элементов и сложные функциональные связи между ними.

Цель изобретения — упрощение схемы и увеличение быстродействия при сохранении точности и надежности преобразователя.

В предлагаемом аналого-цифровом преобразователе эта цель достигается путем подключения входа запуска первого триггера в регистре младших разрядов к цепи установки преобразователя в начальное состояние и введения между регистрами триггеров старших и младших разрядов дополнительного триггера, выход которого соединен со входом цепи управления включением источника смещения компенсирующего напряжения и со входа ми схем совпадений переноса единицы в регистре старших разрядов, а вход сброса дополнительного триггера подключен через элемент задержки времени к шине распределителя, следующей за шинами старших разрядов. При этом сигналом с этой шины прп совпадении с инвертированным сигналом сравнивающего устройства происходит перенос единицы в регистре триггеров старших разрядов и увеличение компенсирующего напряжения.

На фиг. 1 представлена схема аналого-цифрового преобразователя (АЦП) поразрядного уравновешивания, осуществляющего преобразование входного сигнала в N-разрядный дво10 ичный код; на фиг. 2 — диаграмма состояний компенсирующего напряжения прп уравновешивании измеряемого напряжения для пятцр азрядного преобразователя.

Преобразователь содержит генератор 1 тактовых импульсов, распределпте.чь 2 тактовых импульсов, первые триггеры 8 н 4 в регистрах старших 5 и младшпх б разрядов, сравнивающее устройство 7, дополнительный триггер 8, источник 9 смещения компенсирующего напря20 жения с ключом, схемы 10 — 12 переноса единицы, инвертор 13, схему 14 совпадения, элемент

15 задержки времени, собирательную схему lб, триггеры 17 и 18 регистра старших разрядов, триггер 19 регистра разрядов, схемы 20 — 24

25 совпадения и преобразователь 25 кода в напряжение.

Величина напряжения источника 9 выбирается таким образом, чтобы

293297

15 г0

ЗО

55 где ЛУ вЂ” максимальная абсолютная величина ошибки, возникающей в преобразователе вследствие инерционности отдельных узлов, импульсной помехи и т. д,;

ЛУ„«+ > — величина ступени компенсирующего напряжения первого разряда в регистре младших разрядов.

Аналого-цифровой преобразователь работает следующим образом, По сигналу запуска генератор 1 начинает выдавать управляющие импульсы на распределитель 2. Импульсом с нулевой шины распределителя производится установка всех элементов преобразователя в начальное состояние. Первые триггеры 8 и 4 в регистрах разрядов 5 и б устанавливаются в единичное состояние. Затем с шин 1 †распределителя 2 последовательно выдаются тактовые импульсы, и производится опрос старших разрядов, как в известных АЦП поразрядного уравновешивания. При этом сравнивающее устройство

7 выдает сигналы:

1, если ) У„) ) U) и опрашиваемый разряд сбрасывается, О, если У„(((У,.! и опрашиваемый триггер разряда остается включенным импульсом с l-й шины распределителя, триггер 8 уста навливается в единичное положение, и производится подключение источника 9 смещения к цепи компенсации измеряемого напряжения.

Одновременно сигналом с выхода этого триг-, гера отпираются схемы 10 — 12 переноса единицы.

На следующем (1+1)-м такте если оказывается, что (Ug+ Uc>x ) (Ux (сравнивающее устройство 7 выдает сигнал О, а инвертор 13— сигнал 1), со схемы 14 совпадения на схему 12 переноса единицы подается сигнал 1,и число, записанное до этого в регистре старших разрядов, увеличивается на единицу. При этом происходит увеличение компенсирующего напряжения на величину AU,М (фиг. 2 показано пунктир ными линиями). Если оказывается, что (1к+ см ) (U (, то число, записанное В регистре старших разрядов, остается неизменным. На этом же такте через элемент 15 происходит сброс триггера 8 и отключение источника смещения.

На последующих тактах от 1+2 до и происходит опрос триггеров в регистре младших разрядов.

Собирательная схема 1б служит для предотвращения переполнения регистра старших разрядов в случае, когда происходит преобразование входного сигнала, близкого по величине к пределу измерения. Если во всех триггерах регистра старших разрядов записаны 1, то с собирательной схемы 1б поступает сигнал О, который запирает схему 14. Процесс уравновешивания любого измеряемого напряжения компенсирующим можно проследить по диаграмме состояний (см. фиг, 2) для пятиразрядного преобразователя при величине динамической ошибки .в старших разрядах, не превышающей четырех единиц.

Таким образом, в предлагаемом преобразователе, благодаря первоначальному смещению компенсирующего напряжения на величину

AU,«+ и введению источника смещения компенсирующего напряжения после отработки старших разрядов при наличии ошибки, вызванной инерционностью элементов, изменением входного сигнала или действием помех, производится коррекция кода, записанного в регистре старших разрядов, при помощи переноса единицы, что позволяет, допустив большие динамические ошибки при отработке старших разрядов, уменьшить длительность тактов преобразования и тем самым повысить быстродействие при задан ной точности преобразователя.

Предмет изобретения

Аналого-цифровой преобразователь поразрядного уравновешивания, содержащий сравнивающее устройство, преобразователь кода в напряжение, источник смещения компенсирующего напряжения, регистр разрядов, схемы переноса единицы в регистре триггеров старших разрядов, логические схемы, тактовый генератор, элемент задержки и распределитель тактовых импульсов, отлича ощийся тем, что, с целью упрощения схемы и увеличения быстродействия, вход запуска первого триггера регистра младших разрядов соединен с цепью установки преобразователя в начальное состояние, а между регистрами триггеров старших и младших разрядов включен дополнительный триггер, выход которого соединен со входом цепи управления источника смещения компенсирующего напряжения и со входами схем переноса единицы в регистре триггеров старших разрядов, вход сброса дополнительного триггера подключен через элемент задержки времени к шине распределителя, следующей за шинами старших разрядов, кроме того, шина соединена с одним из входов схемы совпадений, isa другие входы которой подключены инвертированный выход сравнивающего устройства и через собирательную схему инверсные выходы триггеров старших разрядов, а выход схемы совпадения подключен ко входу схемы переноса единицы последнего триггера в регистре старших разрядов.

293297

Фиг.t

Ь к

82 гв го б

12

Фиг.г

Составитель Н. Н. Буторин

Редактор Н. Г. Михайлова Техред Т. П. Курилко Корректор Т. А. Абрамова

Заказ 430/15 Издат. № 2!! Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Тигография, пр. Сапунова, 2