Устройство для синхронизации
305578
onисАниE
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства ¹
Заявлено 11.VIII.1969 (№ 1356608/18-24) с присоединением заявки №
Приоритет
Опубликовано 04.Ъ 1.1971. Бюллетень № 18
Дата опубликования описания 07.Х.1971
МПК Н 03k 13/00
Комитет по делан изобретений и открытий прк Совете Министров
СССР
УДК 621.316.729 (088.8) Авторы изобретения
М. Н. Колтунов, Г. В. Коновалов и 3. И. Лаи
Заявитель
УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ
Предлагаемое устройство относится к технике передачи информации с помощью бинарных сигналов, а именно: к технике обеспечения синхронизма источников и приемников информации в системах передачи дискретных сообщений и в системах с импульсно-кодовой модуляцией речевых и других аналоговых сигналов. Оно может быть использовано на радиотехнических предприятиях, разрабатывающих и изготавливающих импульсные системы связи. Особенно целесообразно применение его в системах с временным уплотнением и разделением нескольких каналов передачи информации.
Известны устройства для синхронизации по циклам систем передачи дискретной информации, содержащие делитель-распределитель подциклов, распределитель символов в подциклах, управляемый делитель тактовой частоты, схем корректирования фазы делителей и индикатор состояния сихронизма.
Предлагаемое устройство отличается тем, что оно содержит схему управления первым опознавателем циклических сдвигов по подциклам маркерной группы и группу опознавателей циклических сдвигов по подциклам маркерной группы, входы которых объединены и подключены ко входному зажиму. Выход расширителя каждого опознавателя подсоединен ко входу схемы запоминания последующего опознавателя, причем выход расширителя первого опознавателя подключен к индикатору состояния синхронизма, выход которого соединен со схемами корректирования фазы делителей и со схемой управления первым опознавателем. Выходы делителяраспределителя подциклов подключены к схеме запоминания каждого опознавателя, à входы — к выходам схемы корректирования фазы
1р делителя-распределителя подциклов. Каждый из выходов распределителя символов в подциклах соединен соответственно со входом схемы запоминания каждого опознавателя, а выходы схемы управления первым опознавателем подключены ко входам схемы корректирования фазы делителя-распределителя и ко входам узла обнаружения циклических сдвигов маркерной группы первого опознавателя, выходы которого подсоединены ко входам уз20 ла коммутации схемы управления первым опознавателем и ко входам узла обнаружения циклических сдвигов маркерной группы каждого опознавателя.
25 Опознаватель циклических сдвигов по подциклам маркерной группы содержит схему запоминания, узел обнаружения циклических сдвигов маркерной группы и расширитель, входы которого соединены с выходами узла
30 обнаружения циклических сдвигов, а управ/ ляющии вход обьединеп с одним из запрещающих входов схемы запоминания.
Зто позволяет ускорить вхождение в синхронизм и сократить число позиций, отводимых в подциклах на передачу синхросигнала, Блок-схема предлагаемого устройства представлена па чертеже.
Принимаемый сигнал со входа 1 подается на опознаватели 2 синхрогрупп, которые оггробуют позиции (по числу символов в маркерпой груnnå) прп .има - .мого сигнала, pclcпределснные во времени аналогично маркерным позициям цикла. Момент выбора опробуемых позиций принимаемого сигнала для каждого из R опознавателей определяется последовательностями импульсов а; (i=1,2,,R) с распределигелями 3, следующих с частотой следования подцпклов, и последовательностями d, (j =1,2,...,m). представляющими собой последовательности разрешающих подставок, с частотой следования, равной частоте следогания noäönêëoâ.
В опознавателе синхрогрупп символы, выделенныс последовательностями а; и d„ èç принимаемого сигнала записываются в схему запоминания 4 при наличии íà ее запрещающем входе разрешающих сигналов с индикатора состояния синхронизмз 5 и с предыдущего опознавателя.
Символы, выделенные из принимаемого сигнала опознавателем 2, анализируются в узле б обнаружения циклических сдвигов маркерного сигнала па схемах совпадения, число которых равно числу циклических сдвигов маркерного сигнала. Сигнал об обнаружении маркерной группы или ее циклического сдвига с соответствующей схемы совпадения узла 5 поступает на расширитель 7 и на узел комму.тации В схемы 9 управления первым опознавателем синхрогрупп. С выхода расширителя
g,, расширенный до величины, необходимой для перекрытия опробуемой в течение цикла части подцикла, он поступает на запрещающие входы схем запоминания 4 и расширителей 7 последующих опознавателей 2;+ — 2R и запрещает их работу в течение данного цикла опробования.
Одновременно сигнал с выхода g; опознавателя 2;, пройдя через опознаватели 2,+i — 2a, с выхода g> поступает на схему 10 корректирования фазы управляемого делителя 11 тактовой частоты до частоты повторения подциклов, обеспечивая корректирование фазы делителя на i — 1 позицшо тактовой частоты, и на схему 9 управления первым опознавателем синхрогрупп, запрещая опробование первым опознавателем (2 ) всех циклических сдвигов маркерной группы, кроме выделенного опознавателем 2;.
Фаза делителя 11 корректируется запретом импульсов тактовой частоты со входа 12 на делитель по сигналу d с делителя-распределителя 18, а разрешение на работу делителя приходит по фазе сигнала g, с выхода опознавателя 2,, в котором обнаружен цикличес5
S0
4 кий сдвиг маркерной группы и который появляется на выходе о,. опозп вателя 2 . Если в опробуемом цп;:ле пш о пш пз схем опознавателей 2 — 2 не обнаружила маркерную руппу или ее циклический сдвиг, работа делителя разрешается по лгпалу а<, поступающему»а схему корректирования 10 с распределителя символов в подциклах 3.
Таким образом, при следующем цикле опробование позиции пришгмаемого сигнала, на которых в предыдущем цикле опознавателем
2,. был обнаружен циклический сдвиг маркерпой группы, производится опознава гелем 2 .
При зтом узел динамической памяти 14 схемы управления 9 по сигналу с опознавателя
2;, поступающему на узел 14 через узел коммутации 8, разрешаег узлу б обнаружения циклическиi сдвигов маркерной группы опознавателя 2 гыделение только той циклической комбинации, которая была обнаружена в принимаемом сигнале опознавателем 2;, Если обнаруженный ранее опознавателем
2; циклический сдвиг маркерной группы выделяется при следующем цикле опрооования узлом б опознавателя 2ь то сигнал с выхода g, расширителя 7 запрещает работу опознавателей 2,— 2„на данный цикл опробования. Если же циклический сдвиг маркерной группы, обнаруженный в предыдущем цикле опознавателем 2ь в следующем цикле им не обнаружен, разрешается работа опознавателей 2,—
2д, а узел динамической памяти 14 разблокирует узел Б обнаружения циклических сдвигов опознавателя 2 для всех циклических комбинаций маркерпого сигнала.
Сигнал с выхода g опознавателя 2 поступает на индикатор состояния синхронизма 5, который решает, является ли обнаруженная синхрогруппа маркерной.
Если индикатор состояния синхронизма принимает положительное решение, переводит систему в установленный режим, то сигнал с его выхода запрещает работу опознавателей
2,— 2 схемы корректирования 10 фазы управляемого делителя тактовой частоты 11 и, кроме того, в соответствии со сведениями о циклическом сдвиге маркерного сигнала, поступающими с выходов > — m узла динамической памяти 14 на схему 15 корректирования фазы делителя-распределителя подциклов 18, устанавливает фазу последнего.
Сигнал с выхода индикатора состояния си«хронизма 5 через устройство коммутации 8 устанавливает узел динамической памяти в состояние, разрешающее выделение узлом б обнаружения циклических сдвигов опознавателя 2, только маркерной комбинации.
Состояние синхронизма контролируется опознавателем 2, и индикатором 5 по наличию сигнала с выхода g опознавателя 2,.
Если процент пропадания импульсов с выхода g превышает допустимый, на выходе индикатора 5 появляется сигнал, который разрешает работу опознавателей 2 — 2> и схемь корректирования 10, а также выделение пер305578
Составитель А. А. Плащик
Редактор Б. Б. Федотов Текрсд T. П. Курилко Корректор Е. Н. Зимина
Заказ 2637/16 Изд. № 1045 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, Я(-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2 вым опознавателем всех циклических сдвигов маркерной группы, и устройство переходит в режим поиска синхронизма.
Предмет изобретения
1. Устройство для синхронизации по циклам систем передачи дискретной информации, содержащее делитель-распределитель подциклов, распределитель символов в подциклах, управляемый делитель тактовой частоты, схемы корректирования фазы делителей и индикатор состояния синхронизма, отличающееся тем, что, с целью ускорения вхождения в синхронизм и сокращения числа позиций, отводимых в подциклах на передачу синхросигнала, оно содержит схему управления первым опознавателем циклических сдвигов по подциклам маркерной группы и группу опознавателей циклических сдвигов по подциклам маркерной группы, входы которых объединены и подключены ко входному зажиму, выход расширителя каждого опознавателя подсоединен ко входу схемы запоминания последующего опознавателя, причем выход расширителя первого опознавателя подключен к индикатору состояния синхронизма, выход которого соединен со схемами корректирования фазы делителей и со схемой управления первым опознавателем, выходы делителя распределителя подциклов подключены к схеме запоминания каждого опознавателя, а входы — к выходам схемы корректирования фазы делителя-распределителя подциклов, каждый из выходов распределителя символов в подциклах соединен соответственно со входом схемы запоминания каждого опознавателя, а выходы схемы управления пер10 вым опознавателем подключены ко входам схемы корректирования фазы делителя-распределителя и ко входу узла обнаружения циклических сдвигов маркерной группы первого опознаватсля, выходы которого подсоеди15 иены ко входам узла коммутации схемы управления первым опознавателем и ко входам узла обнаружения циклических сдвигов маркерной группы каждого опознавателя.
20 2. Устройство по п. 1, отличающееся тем, что в нем опознаватель циклических сдвигов по подциклам маркерной группы содержит схему запоминания, узел обнаружения циклических сдвигов маркерной группы ь расшири25 тель, входы которого соединены с выходами узла обнаружения циклических сдвигов, а управляющий вход объединен с одним из запрещающих входов схемы запоминания.
