Патент ссср 308507

 

О П И С А Н И Е ЗО8507

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 08.XII.1969 (№ 1382660/18-24) с присоединением заявки №

Приоритет

Опубликовано 01.V11.1971, Бюллетень ¹ 21

Дата опубликования описания 11 VIII.1971

МПК Н 03k 13/20

G 06j 3/00

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325(088.8) Авторы изобретения

Ю. В. Блинков, А. А. Жадаев, Е. А. Ломтев и В. М. Шляндттн

BCECC,О.: Н ...,1

*-

Заявитель

Пензенский политехнический институт л °

БИБЛИС

ЦИФРОВОЙ ИНТЕГРИРУЮЩИЙ ВОЛЬТМЕТР

Изобретение относится к области электроизмерительной техники.

Известны интегрирующие вольтметры, содержащие сумматор, схему сброса, интегратор с блоком управляемых сопротивлений и емкостей, распределитель, блок выделения периода помехи, блок пороговых элементов, схемы выборки старшего сработавшего порогового элемента, шифратор, преобразователь

«код — напряжение», запоминающие устройства, схемы введения поправки, схемы сборки, блок цифрового отсчета. К известным устройствам предъявляются жесткие требования по точности и линейности в большом диапазоне входных напряжений.

Предложенное устройство отличается от известных тем, что в нем выход интегратора подключен ко входу блока пороговых элементов, выход которого через схему выборки старшего сработавшего порогового элемента, схемы сборки и шифратор соединен со входаыи запоминающих устройств, выходы которых через преобразователь «код — -напряжение» подключены ко входу сумматора, а счетные входы соединены с выходами схем введения поправки, первые входы последних соединены с выходом одного из пороговых элементов, вторые входы — со стробирующими выходами распределителя, управляющего блоком управляемых сопротивлений и емкостей.

Это позволяет повысить точность устройства и эффективность его работы. Усовершенствованный блок поправки позволяет сократить время измерения до одного такта на разряд, так как поправка в разряде производится одновременно с предварительной оценкой следующего разряда. Это достигнуто благодаря применению блока пороговых элементов с девятнадцатью пороговыми элементами, уров1п ни срабатывания которых сдвинуты на 0,5 дискретности вверх.

Для получения нулевых начальных условий перед каждым тактом интегрирования емкость, стоящая в цепи обратной связи инте15 гратора, разряжается, а в момент, когда напряжение на выходе интегратора не зависит от периодической помехи, узким строб-импульсом производится перепись показаний с блока пороговых элементов, подключенного к выходу интегратора, в запоминающее устройство оцениваемого разряда. Последнее через преобразователь «код — напряжение» включает компенсирующее напряжение данного разряда. При следующем такте интегрирования аналогично происходит оценка следующего разряда и включение компенсирующего напряжения следующего разряда и т. д.

11остоянная времени т интегратор для каждого разряда имеет свою величину. Изме30 нение т производится распределителем так308507 тов за счет изменения величины резистора на входе интегратора. В устройстве предусмотрен блок выделения периода помехи, наличие которого позволяет изменять время интегрирования в случае изменения периода помехи.

Напряжение с выхода этого блока одновременно у правляет емкостью интегратора, что т необходимо для сохранения отношения постоянным при изменении времени интегрирования в случае изменения периода помехи.

На чертеже показана схема цифрового интегрирующего вольтметра.

Устройство состоит из схемы сброса 1, распределителя 2 тактов, сумматора 8, блока 4 выделения периода помехи, интегратора, состоящего из усилителя 5 постоянного тока и блока 6 управляемых сопротивлений и емкостей, преобразователя «код — напряжение» 7, блока пороговых элементов, состоящего из девятнадцати пороговых элементов 8, уровни срабатывания которых сдвинуты на 0,5 дискретности вверх, схемы выборки старшего сработавшего порогового элемента 9, девяти схем сборок 10, объединяющих попарно через схему выборки старшего порогового элемента 9 выходы первого и одиннадцатого, второго и двенадцатого, девятого и девятнадцатого пороговых элементов, выход десятого порогового элемента на схемы сборок не выводится); шифратора 11; схем совпадения 12, 18, 14 с двумя входами, служащих для введения поправок; запоминающего устройства ЗУ 15 первого разряда с емкостью, равной двум единицам; ЗУ 16, 17 и 18 соответственно второго, третьего и четвертого разрядов с емкостью, равной одному десятичному разряду, блока 19 цифрового отсчета.

Рассмотрим работу устройства на примере измерения напряжения постоянного тока U,=

= — 13,67,ив с периодической помехой частотой

f„=50 гц (T=0,02 сек).

Перед пуском прибора напряжение помехи через сумматор 8 и блок 4 выделения периода помехи устанавливает необходимую величину емкости интегратора и время интегрирования Т. Под воздействием импульса «Пуск» схема сброса 1 возвращает в исходное состояние ЗУ 15 — 18, разряжает емкость интегратора и устанавливает распределитель в положение, соответствующее оценке первого разряда. Предположим, что при оценке первого

1 разряда величина — =0,5104, время интегрирования равно одному периоду помехи t„„„„„=

=T=0,02 сек, а уровни срабатывания пороговых элементов установлены 0,15 в — для первого, 0,25 в — для второго,... 1,95 в — для девятнадцатого.

По окончании первого такта интегрирования на выходе интегратора появится напря5

4

Uxor жение U„, = =1,367 в и в этот момент т в сработанном состоянии будет тринадцать элементов. Строб-импульс с распределителя через схему совпадений 12, на втором входе которой имеется разрешающее напряжение со сработавшего десятого порогового элемента, запишет единицу в ЗУ 15. Этот же строб-импульс, будучи поданным на разрешающий вход записи ЗУ 16, запишет в него число «3», т. е. в первых двух разрядах будет записано число «13», а с преобразователя «код †напряжение» 7 будет выдано компенсирующее напряжение U„-=13 л е. На выходе сумматора 8 появляется напряжение AU= U,— Ьк=

0„67 лв. В случае ухода уровней сраоатывания пороговых элементов в пределах нормы в момент подачи строб-импульса могут сработать двенадцать пороговых элементов, т. е. за первый такт будет записано число «12» и напряжение U,=12 мв, а на выходе сумматора

8 будет напряжение AU= U«U„=1,67 лв.

По заднему фронту первого строб-импульса происходит разряд емкости интегратора и перевод распределителя 2 на оценку следующего разряда. При оценке третьего разряда

1 величина — =0,5 10 и в момент прихода

I второго строб-импульса на выходе интегратора будет напря>кение U„„=1,67 е, т. е. сработает шестнадцать пороговых элементов.

Строб-импульс через схему совпадений 18, на втором входе которой имеется напряжение, с выхода сработавшего десятого элемента, произведет поправку во втором разряде ЗУ 16 и о,повременно запишет в ЗУ 17 треть его разряда число «6», т. е. в трех разрядах будет записано число «136», а компенсирующее напря>кение U =13,6 мв. Напряжение на выходе сумматора 8 AU= U„,— U„.=0,07 мв. При оценке четвертого разряда распределитель

1 установит величину — =0,5 10б, и к моменту прихода третьего строб-импульса на выходе интегратора будет напряжение U,„,,=0,7 в— сработает шесть пороговых элементов, т. е, третий строб-импульс запишет в ЗУ 18четвертого разряда число «6», а поправка в ЗУ 17 разряда не будет произведена, так как десятый пороговый элемент в момент подачи строб-импульса находился в исходном состоянии. Последний разряд компенсирующее напряжение не вводит.

Таким образом, в запоминающих устройствах записано число «1366», т. е. устройству свойственна погрешность — 1,5 дискретности, что связано с настройкой уровней срабатывания пороговых элементов на 0,5 дискретности вверх. Для уменьшения этой погрешности в момент включения блока цифрового отсчета в

ЗУ 18 через его счетный вход дается поправка на единицу, т. е. на табло загорается число

«1367».

308507

Устройство имеет следующие преимущества.

Известные приборы параллельно-последовательного во времени уравновешивания для введения поправки требуют отдельного такта; в предлагаемом устройстве такт предварительной оценки разряда совмещен с поправкой в более старшем разряде что сокращает время измерения вдвое. В приборах параллельно-последовательного уравновешивания к измери ельному усилителю предъявляются жесткие требования в отношении стабильности коэффициента усиления; в описанном устройстве к усилителю, примененному в интеграторе, это требование не предъявляется; к интегратору, применяемому в приборах с преобразованием напряжения в частоту, предъявляются требования по линейности и точности в большом диапазоне входных напряжений. Требования к интегратору, применяемому в описанном устройстве за счет введения поразрядного уравновешивания и введения поправок, по крайней мере на два порядка ниже. В описанном выше устройстве при изменении периода помехи погрешность отсутствует, так как в данном случае изменяется время интегрирования. При измерении напряжения с периодической помехой, период которой меняется мало, блок выделения периода помехи может отсутствовать, так как погрешность, возникающая от изменения периода помехи, по крайней мере на два порядка меньше, чем в приборах с преобразованием

«напряжение — частота». Если амплитуда помехи значительно больше измеряемого напряжения, то в приборах с преобразованием «напряжение — частота» появляется погрешность, связанная с тем, что емкость счетчика ограничена (интеграл за полпериода напряжения помехи больше емкости счетчика). В описанном устройстве подобное явление наблюдается в том случае, если усилитель интегратора перейдет в режим ограничения от сигнала помехи, что может быть устранено повышением напряжения питания усилителя или же формироз нием его частной характеристики с провалом на частоте помехи.

Предмет изобретения

Цифровой интегрирующий вольтметр постоянного тока параллельно-последовательного во времени уравновешивания, содержащий

1s сумматор, схему сброса, интегратор, состоящий из усилителя и блока управляемых сопротивлений и емкостей, распределитель, блок выделения периода помехи, блок пороговых элементов, схемы выборки старшего сработавшего порогового элемента, шифратор, преооразователь <<код — напряжение», запоминающие устройства, схемы введения поправ;.и, схемы сборки, блок цифрового отсчета, 07личаюи(ийся тем, что с целью повышения точности и повышения оыстродействия, в нем выход интегра-ора подключен ко входу блока пороговых элементов, выход которого через схему выборки старшего сработавшего порогового элемента, схемь. сборки и шифратор соединен со входами запоминающих устройств, выходы которых через преобразоватсль «код — напряжение» подключены ко входу сумматора, а счетные входы соединены с выходами схем введения поправки; первые

35 входы последних соединены с выходом одного из пороговых =-лементов, вторые входы— со стробирующими выходами распределителя, управляющего блоком управляемых сопротивлг ний и емкостей.