Логический преобразователь, устойчивый к сбоями отказам

 

О П И С А Н И Е ЗПО65

ИЗОБРЕТЕНИЯ

Всюэ Советских боциалнстнческнх

Республни

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 28.Х1.1969 (Ko 1383779/18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 07.Х.1971. Бюллетень № 30

Дата опубликования описания 22.Х1.1971

МПК G 06f 11, 00

Комитет по делан иаобретений и открытий ори Совете б1инистров

СССР

УДК 681.32:31(088.8) Авторы изобретения

Б. А. Калабеков и Л. И. Галкин

Заявитель

ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ, УСТОЙЧИВЪ|Й К СБОЯМ

И ОТКАЗАМ

Изобретение относится к вычислительной технике.

Известны логические преобразователи, устойчивые к отказам элементов. Однако в них блоки надежного логического преобразователя гораздо сложнее соответствующих им блоков исходного ненадежного логического преобразователя,,причем, число дополнительных блоков и их сложность возрастают при увеличении количества блоков в исходной схеме. Кроме того, отсутствует возможность выявления неисправных блоков.

Предлагаемый логический преобразователь наряду с автоматическим исправлением ошибочных сигналов осуществляет контроль и выявление отказавших блоков, причем для осуществления этих операций требуется более простая аппаратура и в меньшем количестве, чем в известных устройствах.

В предлагаемом устройстве в основной логический преобразователь введен вспомогательный логический преобразователь, подключенный параллельно основному логическому преобразователю, причем выход каждого логического блока основного логического преобразователя подключен к одному входу элемента памяти, выход каждого элемента памяти дополнительно соединен с соответствующим входом блока контроля, а выходы элементов памяти, соединенные с блоками основного логического преобразователя, соединены также со входами вспомогательного логического преобразователя, выходы которого подключены к блоку контроля, выход блока контроля через дешифратор подключен к другим входам элементов памяти.

На чертеже представлена схема логического преобразователя.

В нем количество элементов памяти равно числу блоков основного логического преобразователя 1. Первый вход каждого элемента памяти 2 подключен к выходу соответствующего блока основного логического преобразователя. Выход каждого элемента памяти 2 со15 единен со входом следующего блока основного логического преобразователя и с соответствующим входом блока контроля 8.

Кроме того, выходы элементов памяти, подключенные к промежуточным блокам основного логического преобразователя, соединены с соответствующими входамп вспомогательного логического преобразователя 4, который включен параллельно основному логическому преобразователю, т. е. на него подают то же множество входных сигналов Л, что и на основной. Выходы вспомогательного логического преобразователя соединены с соответствующими входами блока контроля. Выход блока контроля соединен со входом дешифратора 5, каждая из четырех шин которого соединена

317065

Входы

Типографии, пр. Сапунова, 2 со вторым входом соответствующего элемента памяти.

Логический преобразователь работает следующим образом.

При поступлении на входы блоков основного логического преобразователя множества входных сигналов Х (Хп Х2, Хз, Х4, Х„), па выходах блоков появляются сигналы множества А (aт, ав, аз, а4), каждый из котоРы.; пРоходит через соответствующий элемент памяти 10 и запоминается в нем на время, необходимое для контроля и исправления. Одновременно на выходах вспомогательного логического преобразователя как функции от множества входных сигналов Х и подмножества сигналов 15

А (ат, а2, аз) формируют проверочные сигналы В так, что каждыи проверочный сигнал является знаком четности для определенной группы выходных сигналов множества А.

Выходные сигналы (n, ав, аз, а4) блоков 20 основного логического преобразователя и проверочные сигналы В, формируемые блоками вспомогательного логического преобразователя, поступают в блок контроля, где по правилу декодирования кода Хэмминга осущест- 25 вляется контроль их значений.

На выходе блока контроля образуется сигнал неисправности С, обозначающий в двоичном коде номер того блока логического преобразователя, где, вследствие сбоя или из-за 30 повреждения схемы, выходной сигнал ошибочен, т. е. его значение не соответствует в данный момент значению множества входных для этого блока сигналов при заданном законе преобразования. В зависимости от значения 35 сигнала неисправности С при его поступлении на вход дешифратора на одной из выходных шип дешифратора появляется сигнал коррекции D, который поступит на второй вход определенного элемента памяти (в качестве элемента памяти используется, например, триггер,со счетным входом) и инвертирует его состояние. Таким образом, сигнал коррекции исправляет ошибку и одновременно корректирует выходные сигналы блоков, следующих за неисправным, а значит корректирует и выходной сигнал А" (а4), являющийся конечным результатом преобразования.

Предмет изобретения

Логический преобразователь, устойчивый и сбоям и отказам, содержащий основной логический преобразователь, состоящий из ряда логических блоков, блок контроля, дешифратор и элементы памяти, отлича ощийсл тем, что, с целью упрощения логического преобразователя, в него введен вспомогательный логический преобразователь, подключенный параллельно основному логическому преобразователю, причем, выход каждого логического блока основного логического преобразователя подключен к одному входу элемента памяти, Выход каждого элемента памяти дополнительно соединен с соответствующим входом блока контроля, а выходы элементов памяти, соединенные с блоками основного логического преобразователя, соединены также со входами вспомогательного логического преобразователя, выходы которого подключены к блоку контроля, выход блока контроля через дешифратор подключен к другим входам элементов памяти.

Составитель А. И. Жирнов

Редактор Е. Гончар Техред T. T. Ускова

1хорректор Т. А. Бабакина

Заказ 3100/1О Изд. М 1307 Тираж 473 Подписное

ЦНИИПИ Ком:.iòñòà по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушскан аб., д. 4, 5