Цифровой интегратор

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

3l7079

Союз Соеетских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено ЗОЛ.1969 (№ 1307079/18-24) с присоединением заявки №

Приоритет

Опубликовано 07.Х.1971. Бюллетень ¹ 30

Дата опубликования описания 4.XI.1971

МПК G 06j 1/02

Комитет по делам изобретений и открытий при Спеете Министрое

СССР

УДК 681.332.6(088,8) Автор изобретения

А. Р. Гарбузов

Заявитель

ЦИФРОВОЙ ИНТЕГРАТОР

Изобретение относится к области вычислительной техники.

Известны цифровые интеграторы, содержащие регистр и делитель, выполненные на триггерах и схемах связи и соединенные через выходную вентильную схему и схемы связи регистра и делителя.

Все известные интеграторы имеют малую точность при оперировании с числами обоих знаков.

Описываемый цифровой интегратор отличается от известных тем, что в нем выход триггера знака регистра соединен с одним из входов схем связи регистра и делителя, вторые и третьи входы которых подключены соответственно к выходам триггеров регистра и выходам схем связи триггеров делителя, причем выход входной схемы связи делителя соединен с входами триггеров делителя и третьим входом одной из схем связи регистра и делителя, выходы схем связи регистра и делителя присоединены к входу выходной вентильной схемы.

На чертеже приведена схема цифрового интегратора.

Интегратор содержит регистр 1, делитель 2, схемы связи регистра и делителя 8 и 4 и выходную вентильную схему 5, триггеры б — 11, схемы связи 12 — 21.

Счетчики регистра и делителя на триггерах б — 11 подобны и выполнены по схеме реверсивных двоичных счетчиков.

Через схемы связи 12 — 15 на входы соответствующих триггеров 7, 8, 10, 11 передаются

5 импульсы бх, бхз бу бу2

Со схем связи 14 и 15 делителя на схемы связи регистра и делителя 8 и 4 выдаются импульсы 6x и бх .

Посредством схем связи 17 и 1б образуются сигналы 5дЛх и Sghy одного из двух уровней, соответствующих поступлению на входные схемы связи 20, 21 импульсов по входам положительных (Лх+, Лу+) или отрицатель51 ных (Лх —, Лу — ) приращений.

По сигналам ЯдЛх и ЗдЛу соответствующие схемы связи 12 — 15 триггеров б, 7, 9, 10 переключаются либо в режим передачи импульсов с предыдущих триггеров на последующие, которые соответствуют переходу триггера из состояния «1» в «О» (прямой счет), либо из состояния «О» в «1» (обратный счет). При этом со схем связи 14 и 15 делителя 2 на схемы связи регистра и делителя 8 и 4 будут выдаваться импульсы переходов триггеров 9, 10 соответственно из состояний «О» в «1» и «1» в «О».

В рассмотренных случаях в режиме прямого (обратного) счета с делителя 2 может по30 ступать импульс ох пли бх только на одну

317079

>0

50

65 схему связи регистра и делителя 3 или 4 при условии, что на первый триггер 9 делителя 2 поступает один импульс бх. Вместе с тем, если в режиме прямого (обратного) счета после поступления импульса 6х с делителя 2 был выдан импульс Ы или 6х- на некоторую схему связи регистра и делителя 3 или

4, то с приходом следующего импульса 6х и переключением делителя 2 в режим обратного (прямого) счета с него будет выдан импульс на ту же схему связи регистра и делителя 8 или 4, причем,сам делитель 2 вернется в исходное состояние.

Из этого следует, что если первый импульс (6х или 6х -), поступивший на некоторую схему связи регистра и делителя 8 или 4, будет сопоставлен с приращением положительного (отрицательного) знака, а второй соответственно отрицательного (положительного), то работа делителя 2 и схем связи регистра и делителя 3 и 4 будет полностью реверсивной.

Если за исходное состояние делителя 2 принять состояние, при котором все его триггеры 9 — 11 находятся в состоянии, отображаемом кодом «000», то при поступлении на первый триггер 9 импульса 6х со схем связи регистра и делителя 8 и 4 не будет выдано ни одного импульса лишь в том случае, когда делитель 2, находится в режиме обратного счета, поскольку ни один триггер делителя не будет переходить из состояния «1» в «О».

Аналогично, если делитель 2 находится в состоянии «111», то с приходом импульса бх и нахождении делителя 2 в режиме прямого счета на схемы связи регистра и делителя 8 и 4 также не будет выдано ни одного импульса.

Для того, чтобы обеспечить выдачу импульсов на схемы регистра и делителя 8 и 4 при поступлении импульса EIa любой вход схемы связи 17 (на ее выходе обязательно появляется импульс Лх, если поступает импульс на какой-либо из ее входов) независимо от состояния делителя 2, в нем предусмотрена схема связи 19. Эта схема фиксирует состояние всех триггеров 9 — 11 и, находясь в состоянии «000» при поступлении импульса по входу Лх, предотвращает (посредством входной схемы связи 21) передачу импульса Лх в виде импульса 6х на вход первого триггера 9. При этом входной схемой связи 21 выдается импульс 6х на второй триггер 10 (независимо ст общего числа триггеров, имеющихся в счетчике) и первую схему связи регистра и делителя 8. После этого делитель 2 переходит в состояние «110», которое сопоставляется с записью в делителе 2,значения независимой переменной (приращения которой поступают на делитель 2 через схему связи !7), равного — I.

Если делитель 2 находится в состоянии

«111» и поступает импульс по входу Лх+, то также предотвращается переход первого триггера 9 из состояния «!» в «О» и импульс 6л (посредством входной схемы связи 21) подается на второй триггер 10 делителя 2 и первую схему связи регистра и делителя 3. Установившееся состояние делителя 2 — «001» сопоставляется со значением независимой переменной, равным +1.

Если сопоставить состояние «О» последнего триггера 11 делителя 2, не связанного со схемами связи регистра и делителя 8 и 4, со знаком плюс, а состояние «1» — со знаком минус, то очевидно, что при описанном алгоритме работы в делителе 2 будет обеспечиваться фиксация полных зна ений,независимой переменной (приращения которой в виде импульсов поступают на вход делителя 2) в системе, в которой отрицательные числа будут отображаться обратными кодами.

B аналогичном положении находится и регистр 1, в котором отрицательные числа также будут представляться обратными кодами.

Знаковый триггер 8 регистра I соединен в интеграторе со схемами связи регистра и делителя 8 и 4 таким образом, что если триггер 8 находится в состоянии «О», то импульсы, поступающие с делителя 2 на схемы <вязи регистра и делителя 8 и 4, будут проходить на вход выходной вентильной схемы 5 только через те схемы, которые связаны с триггерами 6 — 8 регистра 1, находящимися в данный момент в состоянии «1». Если же триггер 8 находится в состоянии «1», то и импульсы, поступающие с делителя 2, будут проходить через схемы связи регистра и делителя 3 и 4, которые соответствуют триггерам регистра 1, находящимся в состоянии «0».

На выходную вентильную схему 5 со схемы связи 17 делителя 2 поступает сигнал Sghx, значение которого соответствует тому входу этой схемы Лх+ или Лх —, на который поступил очередной импульс; с триггера 8 регистра 1— сигнал 5дЛ9, соответствующий знаку числа записанного в регистре 1; со схем связи регистра и делителя 8 и 4 поступают импульсы, которые в зависимости от очевидной комбинации значений сигналов Sghg u Sgdx направляются по входу Лг или Лг- выходной вентильной схемы 5.

Предмет изобретения

Цифровой интегратор, содержащий регистр и делитель, выполненные на триггерах и схемах связи и соединенные через выходную вентильную схему и схемы связи регистра и делителя, отлича ои1ийся тем, что, с целью повышения точности IlpH опсрировании с числами обоих знаков, в нем выход триггера знака регистра соединен с одними из входов схем связи регистра и делителя, вторые и третьи входы которых подключены соответственно к выходам триггеров регистра и выходам схем связи триггеров делителя, причем выход входной схемы связи делителя соединен с входами

317079 триггеров делителя и третьим входом одной из схем связи регистра и делителя, выходы

Составитель Г. Сорокин

Техред Т. Т. Ускова Корректор И. М. Шматова

Редактор М. Аникеева

Заказ 3095!12 Изд. М 1308 Тпракк 473 Подписпое

ЦИИИПИ Когиптета по дела:и изобретений и открытий прп Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4,5

Типография, пр. Сапунова, 2

Г1

1

t ! !

1 !

2 ! ! !

1

l

L схем связи регистра и делителя присоединены к входу выходной вентильной схемы.

1 !

° ! !

1 !! ! ! ! ! ! ! !