Устройство фазирования регенераторов цифровых

 

3I 90 9!

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 14.VI I.1970 (№ 1459228/26-9) с присоединением заявки №

Приоритет

МПК Н 041 1/04

Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 28.Х.1971. Бюллетень ¹ 32

УДК 621.394.5(088.8) Дата опубликования описания 18.1.1972

Авторы изобретения

А. К. Пономарев, Г. А. Полиевский и М. М. Рожков

Заявитель

УСТРОЙСТВО ФАЗИРОВАНИЯ РЕГЕНЕРАТОРОВ ЦИФРОВЪ|Х

СИСТЕМ СВЯЗИ

Изобретение относится к области электросвязи и может найти применение в различных системах передачи, приема и обработки цифровой информации, а также в измерительной технике. 5

Известно устройство фазирования регенераторов цифровых систем связи, содержащее входной каскад, фазовый детектор, управляемый делитель и опорный генератор.

Однако известное устройство обладает не- 10 достатками, заключающимися в малой его помехозащищенности и в необходимости регулировать параметры нескольких элементов схемы.

Цель изобретения — повышение устойчиво- 15 сти фазирующего устройства к случайным флуктуациям фазы входного сигнала.

Цель достигается тем, что выходы фазового детектора соответственно подключены по входам двух идентичных амплитудно-импульс- 20 ных преобразователей, выходы которых через последовательно соединенные амплитудный подавитель помех и преобразователь «амплитуда-число» подключены к одному из входов блока коммутации, управляющие входы кото- 25 рого подключены к дополнительным выходам амплитудно-импульсных преобразователей, а входы сброса блока коммутации подключены к дополнительным выходам управляемого делителя, вход «исключения-добавления» кото- 30 рого подключен к выходу блока коммутации.

На чертеже представлена схема предлагаемого устройства.

Устройство состоит из входного каскада 1, выход которого соединен с одним входом фазового детектора 2. Выходы «опережения-отставания» фазового детектора соединены со входом амплитудно-импульсных преобразователей 8. Каждый из этих преобразователей состоит из последовательно соединенных преобразователя «длительность-амплитуда» 4 и буферного каскада б, Выходы амплитудно-импульсных преобразователей соединены между собой и подключены ко входу амплитудного подавителя помех б. Выход амплитудного подавителя помех соединен со входом преобразователя «амплитуда-число» 7, а выход преобразователя 7 соединен со схемой коммутации 8, состоящей из двух коммутирующих триггеров 9 и двух ключей 10.

Первые входы триггеров 9 соединены с дополнительными выходами амплитудно-импульсных преобразователей 3. Выходы коммутирующих триггеров соединены с управляющими входами ключей 10, выходы которых соединены со входами «исключения-добавления» управляемого делителя 11, на который подается сигнал от генератора 12. Второй вход фазового детектора соединен с выходом

Вк

Составитель Е. Чуркин

Редактор И. Орлова Техред Л. Богданова Корректоры: Е. Усова и О. Зайцева

Заказ Зт83/2 Изд. № 1477 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

3 управляемого делителя 11, являющегося выходом всего устройства фазирования, Принцип работы предлагаемого устройства заключается в преобразовании модулированных по длительности сигналов с выходов фазового детектора в амплитудно-модулированные сигналы, пропускании этих сигналов через амплитудный подавитель помех 6, преобразовании амплитудно-модулированных сигналов с выхода подавителя помех в последовательности импульсов (с числом импульсов, зависящим от амплитуды сигнала) и соответствующем распределении этих импульсов между входами «исключения-добавления» управляемого делителя 11.

Амплитудно-модулированные сигналы преобразуются в амплитудном подавителе помех б таким образом, что чем больше амплитуда входного сигнала (следовательно, чем больше величина фазового искажения), тем меньше амплитуда выходного сигнала. Таким образом ослабляется влияние сильно искаженных сигналов и повышается помехоустойчивость фазирующего устройства. iw3i. сф, 4 Предмет изобретения

Устройство фазирования регенераторов цифровых систем связи, содержащее входной каскад, фазовый детектор, управляемый делитель и опорный генератор, отличающееся тем, что, с целью повышения устойчивости фазирующего устройства к случайным флуктуа.циям фазы входного сигнала, выходы фазоТО вого детектора соответственно подключены ко входам двух идентичных амплитудно-импульсных преобразователей, выходы которых через последовательно соединенные амплитудный подавитель помех и преобразователь т5 «амплитуда-число» подключены к одному из входов блока коммутации, управляющие входы которого подключены к дополнительным выходам амплитудно-импульсных преобразователей, а входы сброса блока коммутации

2О подключены к дополнительным выходам управляемого делителя, вход «исключения-добавления» которого подключен к выходу блока коммутации.