Разрядный формирователь

 

327586

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

С01оз Соеетских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 12.Х.1970 (№ 1482437/26-9) с присоединением заявки №

Приоритет

Опубликовано 26.1.1972. Бюллетень № 5

Дата опубликования описания 23.111.1972

М, Кл. Н 03k 5/00 комитет по полам изобретений и открытий при Совете Министров

СССР

УДК 681.3,055(088.8) Авторы изобретения

В. П. Чернышев, К. П. Чухриенко и К. P. Бу

Заявитель

РАЗ РЯДН Ъ| Й ФОРМИРОВАТЕЛЬ

Изобретение относится к области вычислительной техники и может быть использовано при создании высокопроизводительных цифровых вычислительных машин в качестве разрядпых формирователей записи и считывания оперативных запоминающих устройств (ОЗУ), выполненных на базе перспективных интегральных запоминающих элементов.

Известен разрядный формирователь, содержащий входное устройство с раздельными входами записи и считывания и выходное устройство, гальванически связанное с разрядной линией.

Однако наличие межкаскадного трансформатора связи в нем приводит к искажегино фронтов импульса записи, ограничению быстродействия, увелпченшо суммарной задержки, ограничению степени возможной интеграции запоминающих устройств на МОП транзисторах. Кроме того, разрядный формирователь с межкаскадной трансформаторной связью не рассчитан на непосредственное соединение с комплексом логических схем управления по трактам записи и считывания.

В целях устранения вышеуказанных недостатков в предлагаемом формирователе входное устройство содержит выполненную на двух транзисторах, включенных по схеме с общим эмиттером и общей коллекторной нагрузкой, схему «ИЛИ», входы которой соответственно соединены с раздельнымп входами записи и считывания, а также с резисторами смещения, вторые выводы которы.; соединены с источником смещения, и двухкаскадный усилитель, выполненный на транзисторах, включе1шых по схеме с общим эмиттсром и н«lloсредственной связью между каскадами. Bxo;I, вышеуказанного двухкаскадного усилителя соединен со входом записи, нагрузочны«рс10 зисторы схемы «IIЛ|1» и первого каскада усllлителя подключены к плюсу исто lllllli;1 питания, нагрузочный резистор второго каскада усилителя соединен с плюсом другого источника питания, cl выходное устройство вынол15 нено на двух последоват«1ьно соединенных транзисторах с нагрузочнымн резисторами в коллекторных цепях. Причем оаза 01llol нз транзисторов соединена с выходом схемы

«ИЛИ», а база другого — с выходом двухка20 скадного усилителя.

На чертеже представлена нрщщнпнальная электрическая схема предлагаемого форм11рователя.

ФОРМИРОВатЕЛЬ СОДСРжпт ВХОДНОС У«т1чпй«т25 во /, содержащее логическую сх«му «11Л11» 2, объединяютцуто входы «Запись» и «Считывание» и выполненную на двух транзисторах д и

4 и — р — и-типа с общей коллекторной нагрузкой (резистор) 5 двумя базовыми резнстора3Q ми 6 н 7 и двумя резисторами 8 и 9 смсще327586

65 ния, общие гочки 10 и 11 связи которых соедине tbl соответственно со входами «Запись» и «Считывание»; и двухкаскадный усилитель 12 сигналов записи, выполненный по схеме с общим эмиттером на двух транзисторах 18 и 14.n — р — n-типа с непосредственнон связью между ними, с коллекторнымн резисторами 15 н 1б соответственно н базовым резистором 17 транзистора 18. Второй вывод резистора 17 соединен с общей точкой 10 связи.

Вторые выводы резисторов 8 и 9 смещения подсоединены к плюсу источника смещения Е,„являющегося источником питания комплекса логических схем управления разрядным формирователем. Резисторы 5 и 15 коллекторных цепей транзисторов 8, 4 н 18 соответственно подсоединены к плюсу источника питания разрядного формирователя Е;, с более низким потенциалом, что уменьшает энергопотребление схемы. Резистор 1б коллекторной цепи транзистора 14 .-.юдсоедннен к плюсу источника питания Е„с более высоким потенциалом.

Выходное устройство 18 выполнено ня дву.; последовательно соединенных транзисторах 19 и 20 и — р — и-типа с коллекторнымн резисторами 21 и 22. Базовые выводы транзисторов 19 и 20 соединены соответственно с общей точкой 28 связи резистора 1б и коллектора транзистора 14 двухкаскадного усилителя 12 сигналов записи и с общей точкой 24 связи резистора 5 и коллекторов транзисторов 8 и 4 логической схемы «ИЛИ» 2. Общая точка 25 связи эмиттера транзистора 19 и резистора 22 коллекторной цепи транзистора 20 подсоединена к ни не разрядной лшнш.

В статическом состоянии, т. е. прн отсутствии си ItcIJloB записи и считывания, когда потенциалы точек 10 н 11, определяемые исходным состоянием выходных каскадов комплекса логнчег кпх схем управления по трактам записи и считывания, низкие, транзисторы 8, 4, 18 н 19 находятся в режиме отсечки, я транзисторы 14 и 20 — в режиме насыщения. Ня нишу разрядной линии (точка 25) поступает потенциал, практически pti Вн!э!н — E„, разрядная линия соединяется с землей, что приводит к заряду емкости, существующей между стоком и подложкой МОП транзистора триггера запоминающего устройства, подключенного к данной разрядной линии.

При поступлен|ш импульса зяпнсн ня вход

«Запись» входного устройства 1 транзисторы 8, 18 и 19 переходят в режим насыщения, я транзисторы 14 и 20 — в режим отсечки. 1-1я разрядную линию (точка 25) поступает сигнал Е„, емкость сток — подложка разряжается по цепи: подложка МОП транзистора запоминающего устройства, источник Е., резистор 21, коллектор-эмиттер транзистора 19 (точка 25), сток МОП транзистора. По окончании входной команды записи в схеме восстанавливается исходное состояние транзисторов: транзисторы 8, 4, 18 и 19 возвращаются в режим отсечки, а транзисторы 14, 20 —5

45 в режим. насыщения, так что на разрядной линии появляется .потенциал — Е,.

При считывании кода «1» на вход «Считывание» входного устройства 1 поступает импульс считывания (потенциал точки 11 практически становится равным Е,), транзистор 4 переходит в режим насыщения, транзистор 20 выходного устройства — в режим отсечки. Состояние остальных транзисторов разрядного формирователя остается исходным, т. е. транзисторы 8, 18 и 19 находятся в режиме отсечки, транзистор 14 — в режиме насыщения. Емкость сток — подложка разряжается теперь через разрядную лнншо: адресные МОП транзисторы разрядной линии, открытый МОП транзистор триггера запоминающего устройства, принадлежащего к выбранному слову памяти.

Если плечо триггера запомшгяющего устройства заперто, никакого тока практически не возникает — считывается код «О». Если это плечо открыто, то через разрядную лнншо начиняет протекать ток — считывается код «1».

Гякнм образом, предлагаемый разрядныи формирователь позволяет осуществить непосредственное управление от комплекса логических схем управления по трактам записи и считывания, обеспечивает запись информационного кода без разделительного трансформатора между входным устройством и выходным, l.aëüâàíè÷åñêè связанным с разрядной линией. Отсутствие трансформатора существенно улучшает форму импульса записи, уменьшает суммарную задержку до величины примерно 50 нсек, включая разрядную линию, нри амплитуде разрядного тока порядка 160 ма, обеспечивающей быстрое переключение соответствующего триггера запоминающего устройства, выполненного на МОП транзисторах, Построение разрядного формирователя на транзисторах в режиме переключения с непосредственной связью между каскадами обеспечивает высокую стабильность характеристик, экономичность управлеш1я, достаточно высокую степень интеграции, что позволяет сущеcTBetttto уменьшить габариты н вес устройства, Предмет изобретения

Разрядный формирователь, содержащий входное устройство с раздельными входами записи и считывания и выходное устройство, гальванически связанное с разрядной линией, отличающийся тем, что, с целью улучшения фронтов импульса записи, повышения быстродействия схемы, обеспечения непосредственной стыковки с комплексом логических схем управления и повышения степени интеграции, входное устройство содержит выполненную на двух транзисторах, включенных по схеме с общим эмиттером и общей коллекторной нагрузкой, схему «ИЛИ», входы которой соответственно соединены с раздельными входя327586

Chum

Составитель Л. Вагин

Текред 3. Тараненко

Корректор А. Васнльев4

Редактор Т. Юрчикова

Заказ 639/13 Изд. № 123 Тираж 448 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий при Совете Министров CC

Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ми записи и считывания, а также с резисторами смещения, вторые выводы которых соединены с источником смещения, и двухкаскадный усилитель, выполненный на транзисторах, включенных по схеме с общим эмиттером и непосредственной связью между каскадамн, причем вход усилителя соединен со входом записи, нагрузочные резисторы схемы «11ЛИ и первого каскада усилителя подключены к плюсу источника питания, нагрузочный резистор второго каскада усилителя соединен с плюсом другого источника питания, а выходное устройство выполнено,на двух последова5 тельно соединенных транзисторах с нагрузочными резисторами в коллекторных цепях, база одного из трап.псторов соединена с выходом схемы «ИЛ11», а база другого — с выходом двух на с к а дно го успп п тел я.