Устройство для исключения неопределенности работь! интегратора

 

>

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

329647

Союв Советскив

Социвпистнквоичв

Республик

Зависимое от авт. свидетельства ¹

Заявлено 19Х.1970 (№ 1440284 26-9) с присоединением заявки №

Приоритет

Онуоликовано 09.l I.1972. Бюллстеш № 7

Дата опубликования описания 3.11 .1972

М. Кл. Н 03b 3, 04

Комитет по делом изобретений и открьлий при Совете Министров

СССР

УДК 621Л 072 7(088.8) Автор

i г об)) етс н н я

В. М. Каргополов

Заявитель

УСТРОЙСТВО ДЛЯ ИСКЛЮЧЕНИЯ НЕОПРЕДЕЛЕННОСТИ

РАЬОТЬ1 ИНТЕГРАТОРА

Предмет изобретения

Изобретение относится к электронным системам синхронизации и может применяться в устройствах автоматической коррекции.

Извсстпо устройство для исключения неопределенности работы интегратора, содержащее фазовый детектор, схему совпадения и схему запрета.

11елью изобретения является повышение пои< .«устойчивости.

Указанная цель достигается тем, что предложенное устройство содержит две дополнительные схемы совпадения, первые входы которых соединены с выходами фазового детектора, второй вход одной схемы связан с выходом схемы запрета, а второй вход другой соединен с управляющим входом схемы запрета.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит фазовый детектор 1, схемы совпадения 2 — 4 и схему запрета 5.

Принцип работы устройства заключается в следующем.

Напряжения, соответствующие временным интервалам, поступают с фазового детектора

1 на схему совпадения 2, управляющую схемой запрета 5. На другой вход 6 схемы запрета поступают опорные импульсы от генератора, относительно которых оценивается BEëè÷èна рассогласования.

Прн перекрытии временных интервалов схема совпадения 2 запрещает прохождение опорных импульсов для интервала добавления, в противном случае импульсы подстройки iipnходят на выход схемы 5. Схемы совпадения

3, -1 ",ëiiðåùàinò одновременное нрохождени.

10 опорных импульсов на выходы 7, Ь, когда временные интервалы перекрываются.

Устройство для исключения неопределенности работы интегратора, содержащее фазовый детектор, схему совпадения и схему запрета, отлача ощееся тем, что, с целью повышения

20 номехоустойчигостн, оно содержит две дополнительные схемы совпадения, первые входы которы:. соединены с выходами фазового детектора, второй вход одной схемы связан с выходом схемы запрета, а второй вход дру25 гой соединен с управляющим входом схемы запрета.

Редактор В. Левятов

Сосгавипсги 1уркив

Тскрсд Т. Ускова

Корректор С. Сатагулова

Заказ 733/I I!зд, >!в 217 Тира>к 448 11одиисиос

l IIIII! !HI I Комитента >«> делам изобрстси >й» отк!рыти!! ир» Гов> тс >!пиастр»н ГГГ!

Москва, Ж-Б, Раугискаи ияб., д. 4/5

Тииографи» «р C.BI увивши, 2