Аналого-цифровое делительное устройство

 

337790

О П И СА Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслуолик

Зависимое от авт. свидетельства №

Заявлено ЗО.Х.:1970 (№ 1609962/18-24) с присоединением заявки №

Приоритет

Опубликовано 05.Ч.1972. Бюллетень № 15

Дата опубликования описания 26.Ч.1972

М. Кл. Ст 06g 7/16

Комите по делам изооретеиий и открытий ори Совете Министров

СССР

УДК 681.335.513(088.8) Авторы изобретения

В. Д. Самойлов и Л. И. Тарасенко — Зеленая

Институт кибернетики АН Украинской ССР

Заявитель

АНАЛОГО-ЦИФРОВОЕ ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть применено в аналого-цифровых вы числительных системах.

Известны делительные устройства, использующие устройства умножения с ком бинированным представлением информации, включенные в цепь обратной связи решающего усилителя.

Такое конструктивное исполнение известных устройств не позволяет применять их в матричных моделях, так как проводимость, включения и обратную связь решающего усилителя, влияет на значение всех коэффициентов данной строки системы уравнений.

Цель изобретения — расширение функциональных возможностей устройства.

Это достигается тем, что в него дополнительно введены два п-разрядных следящих преобразователя аналог — код, устройство памяти и цифровой блок перемножения. При этом цифровой выход первого п-разрядного следящего преобразователя аналог — код соединен с устройством памяти, цифровой выход второго — с цифровым блоком перемножения, а аналоговый выход второго преобразователя — с аналоговым входом и-разрядного резистора. Цифровой блок перемножения связан с управляющим входом п-разрядного кодоуправляемого резистора, устройство памяти соединено с управляющим входом k-разрядного кодоуправляемого резистора и с цифровым блоком перемножения. Делимое х1 и делитель х2 поступают на входы п-раз5 рядных следяющих преобразователей аналог — код.

На чертеже показано предлагаемое устройство.

10 Оно состоит из k-разрядного кодоуправляемого резистора 1, п-разрядного кодоуправляемого резистора 2 (причем k))n), подключенных к точке 8 суммирования, и двух и-разрядных следяющих преобразователей 4 и 5

15 аналог — код. Выходы 6 и 7 преобразователей — цифровые (кодовые) — соединены соответственно с устройством 8 памяти, выдающим значения кодов в k-разрядный кодоуправляемый резистор 7, и с цифровым бло20 ком 9 перемножения, выдающим значения кодов в и-разрядный кодоуправляемый резистор 2. Выходы 10 и 11 — аналоговые, причем напряжение в виде .приращения переменной с выхода 11 является опорным напряжением

25 п-разрядного кодоуправляемого резистора 2.

Устройство работает следующим образом.

Х1

Для выполнения операции деления х, = — х, проводится математическое преобразование, 337790

1=х,.С,+Лх, х т,.

Изд. № 689

Заказ 1548j16

Тираж 448 Подписное

ЦНИИПИ

Типография, пр. Сапунова, 2 позволяющее заменить операцию деления операцией умножения. Для этого функция

f(x,) =—

Х1 аппроксимируется кусочно-линейной функцией

f(x,) =с,+ т,Лх„ i = 1,..., n, где C; — ордината середины i-ro отрезка ломаной;

m, — тангенс угла наклона 1-го отрезка ломаной; и — количество отрезков ломаной, Тогда операцию деления можно представить в виде х, = х,(с, + т,Ьх,) = х,с, + х,т,Лх, = х,с, +

+ са тихи где х — значение переменной в кодовом ви. де.

Параметры -ломаной с; и т; записаны в

- устройство 8 постоянной памяти. Значение переменных (х ", х2), поступающие на входы 12 и 18 и-разрядных следящих,преобразователей 4 и 5-аналог — код, разделяется на две части (известный принцип комбинированного представления переменных): одну наиболее существенную — выходы 6, 7, .представленную после аналого-цифрового преобразователя небольшим числом старших разрядов, и другую — выходы 10, 11, представленную в аналоговой форме и равную разности между полной величиной и ее основной частью. х=х+Лх, где х — старшие разряды значения переменной в цифровой форме;

Лх — приращение переменной в аналогой форме.

Опорным налряжением для k-разрядного кодоуправляемого резистора 1, моделирующего коэффициент с; отрезка ломаной, является делимое х2, Опорным напряжением для и-разрядного кодоуправляемого резистора 2, моделирующего произведение х m;, — приращение переменной в аналоговом виде на выходе

11 делителя х>. Кодовое значение на выходе

6 делимого х2, поступающее в блок, памяти, и кодовое значение на выходе 7 делителя х, в

5 момент их изменения служат сигналом на выполнение цифровым блоком 9 перемножения операции умножения х> т; и на запись в кодоуправляемые резисторы 1, 2 новых значений коэффициент С; и произведения ха m;.

Выходной ток, поступающий к точке 8 суммирования, с точностью до отбрасываемого члена второго порядка малости, равного т;.Лх .Лх>, модулирует операцию деления двух, переменных

Предмет изобретения

Аналого-цифровое дел ительное устройство, содержащее Й-разрядные и и-разрядные (причем k)) и) кодоуправляемые резисторы, подключенные к точке суммирования, отли25 чающееся тем, что, с целью расширения функциональных возможностей устройства, в него введены дополнительно два и-разрядных следящих преобразователя аналог — код, устройство памяти и цифровой блок перемно30 жения, причем цифровой выход первого иразрядного следящего преобразователя аналог — код соединен с устройством памяти, цифровой выход второго и-разрядного следящего преобразователя аналог — код

35 соединен с цифровым блоком перемножения, аналоговый выход второго и-разрядного следящего преобразователя аналог — код соединен с аналоговым входом иразрядного резистора, цифровой блок пере40 множения соединен с управляющим входом и-разрядного кодоуправляемого резистора, устройство памяти соединено с управляющим входом Й-разрядного кодоуправляемого резистора и с цифровым блоком перемножения, а

45 входы первого и-разрядного следящего преобразователя аналог — код и k-разрядного кодоуправляе мого резистор а объединены.