Преобразователь напряжение-код

 

О П И С А H И Е 340078

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 30.Х1!.1969 (№ 1390255/26-9) М. Кл. Н 03k 13/17

Н 03k 13/20 с присоединением заявки ¹

Приоритет—

Опубликовано 24.V.1972. Бюллетень № 17

Дата опубликования описания ЗЛ 11.1972

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325,5(088.8) Авторы изобретения

В. С. Каленчук, В. Н. Коробейников и А. Ф. Кургаев

Институт кибернетики АН Украинской ССР

Заявитель

ПP ЕОБРАЗО ВАТЕЛb НАПРЯЖЕН И Е-КОД

И з обрете ние опнос ится к импульс ной технике и м ожет быть использовано для прео б:разо вания аналоговото сипнала э код.

H3fBefcTiHbI преобразователи нап ряже ниякод, содержащие блок формирования компен,сационно го напряжения, блеск сравнения измеряемого и компенсационного напряжений, pefBefpcHfBfHbIH счетчик-сумматор, у правляющий блоком формирования компенсацио ннопо 1напряже ния, ра определитель синхро потенциалов и д ва блока временной задержки.

Од|на ко из ве стные п реобразователи не выделяют величину изме пения на пряжения сиг нала, проходя щего в промежут ке между измере|ниями.

С целью получения ia процессе преобразова ния roHfHofro значения разности между тоода ми двух смежных прео бразо ваний предлагаемый преобразователь напряжение-код содержит регисгр разности, грипгер значка разности и логический бло к выделения разности, причем выход распределителя си нхропоте н циалов и выходы блоков времен ной задерж ки подключены к сигналыньрм входам логичеакото блока выделения разности, выходы rpHrfrefpo a реверсывного счетчика-сумматора, выход блока сра вне ния и выходы григге р à з н а к а р аз но сти подключены к упр aiaля кэщтам входам логического блока выделения разности, выходы которою соеди не ны со входа ми триггеров,реги стра равности и входом тритгера з на ка pamofcrH, а выходы peBefpfcHlBHorfo счетчика-сумматора под ключены к у ста новочны м входам трHfrrepoa реверси вно5 го счегчи1качсумматора.

На чертеже приведена блок-,схема аредла,гае м о по,у сто ой ств а.

Преобраво ватель colcToHT из блошка 1 icpBIBненни измеряемого и компенсационного .на10 пряокений, блока 2 форми1рования коипен|сациовного напряжения, распределителя 8 синх1ро поте нци алов, р&aefpicalafHioпо счетчика-|сумматора 4, управляющего блоком 2 фор ми ро.ва ния ком пенсационнопо .напряжения, блоков

15 5 и б времен ной заде1уж ки, регистра 7 .раз ности, триггера 8 вна ка равности и логичес ко го блошка 9 выделения разности.

Логический блок 9 выделения разности состоит из реве рсиано по счетчика 10 сигналов

20 переполнения счетчика- сумматора 4, схем

«ИЛ И» 11 и 12, схем «И» 18-18, схем

«ИЛИ» 19 и 20, схем «И» 21 — 24, схем

«ИЛИ» 25 и 2б, схем «И» 27 — 80 и схем

«ИЛИ» 81 и 82. Выходы блоков 5 и б @ременной задерж ки соединены через сипналыные входы 88 и 84 блока 9 со схемами «И» 15, 16, 29 и 80, .упраыяе мых выходами триггеров счетчика

10, со входами схем «ИЛИ» 11,и 12 и с уста30 но в очными входами тртегпера старшего раз340078 ряда счетчика- сумматора 4. Вьиоды cielxr

«И» 15, 16, 29 и 30, составляющие выходы 35 блока 9 выделения раз ности, подключе|ны чере3 схемы «ИЛИ» 31 и 32 к у1стано вочны м входам триггеро в младших разрядо в счетчика-сум матора 4. Распределитель 3 синхро поTeIHциалсив свои ми выходами соединен со счет ны ми входaiMH триггеров счетчика-су мматора 4 и с,сигнальными входами 36 блока 9 выделения разности. Сипналыные входы 36 блошка 9 выделения разности, соединенные с первым выходом распределителя 3 си нхропотечцна,".oiB, подключены ко вхоgaAI схем «И»

18 и 14, выходы которых ссединены с установочными входами счетчика 10, и ко,входам схем «И» 23 и 24, выходы послед них сое|динены со ax!op,а ми схемам «ИЛИ» 25 и 26. Кро ме то го, выходы схем «И» 23 и 24 через выходы

37 сит наlola ipa3IHolcTH блока 9 выде IPIHHH разн о сти под1ключены к установочным входа м триггера 8 знака разности, а схемы «ИЛИ»

25 и 26 через те же выходы блока 9 выделения,разности — IK установочны м входам триггеро в регистра 7 разности. Сипналыные входы

86 блошка 9 выделе ния раз ности, coe+HIHeIHHble с остальными выходами распределителя 3 си нхропотенциалов, под ключе вы ио azoic a». схем «И» 21 и 22.

Выходы (пря мые и инверсные) тригге ро в р-aeipcHBHoiãio счетчика-,сумматора 4 подключе ны через упра вляющие входы 38 блошка 9 выделения разно сти ко входа м схем блока 2 форми ро вавия иомпенсацион ного напряже HHя, его .выход coegHIHPH со Bxoi+QM блока 1 сравнения, на вход которого подается преобразуемое напряжение. Выходы блошка 1

clpaIBне ния подключены к упра вля ющим входам peiaepicHIB!H!oro счетчика-су1м мато1ра 4 и через управляющие входы 89 и 40 блошка 9 выделе ния раз|ности — ко входaIM схем «И» 18, 14, 21, 24, 27 и 28.

Выходы триггера 8 знака раз ности по д ключены через упра вляю щие входы 41 блока 9 ,выделение paaIHOIcTH ко входам схемам «И» 27 и 28. Выходы триггеров счетчика 10 соедиHeIHbI со входами схем «И» 27 и 28, выходы которых подключены ко;входам схем «ИЛИ»

25 и 2i6, а также со входа ми схем «И» 21, 22, выходы которых через схемы «ИЛИ» 19 и

20, схемы «И» 17 и li8 соеди нены со входами схем «ИЛИ» 11 и 12.

Преобразо ватель ра бзтает след ующем о бр азо|м.

На пер в о м синхро потенциале, поступающе м с пе р вого выхода,ра спределителя 3 синх ро потенциалов на счетный axon, триггера старшего разряда ре|версивного счетчика- сумматора 4 в за висимости от colcTQBIHHH блока 1 с ра в1нения, к коду счетчика- сумматора 4,приба вляется ли бо вычитается «еди ни ца», соответ1ствующая весу этого разряда. На этом си нх ропоте н циале, прошедшем через схе!Му

«И» 23 (ли бо 24) блока 9 выделе|ния р аз ности, в за висимо сти от состояния блока 1 сра в нения триггера 8 з|нака разности устанав5

15 го

65 ли вается «нулевое» либо «единич|ное» состояние.

Танским образом, определяет ся знак разности, так ка к началыное состояние блока 1 сра впе ния свидетельствует о э паке разности

Ux — K<, где U> — напряжение входного сигнала, U„— кол пенсацио нное на|пряжение,, соот вет!ствующее коду peiae!pсивного счетчи|ка. ,су1мматора 4. На бло к 1 сравнения .на кладывается условие неизменности состоя ния во времени перехо д ных процессоров в ревер1си вном счетчи ке-суяматоре 4. Одновре ме нно сипнал с выхода схемы «И» 23 (или 24) проходит через схему «ИЛИ» 25 (или 26),соответственно, устанавливает в начальное < нулевое» или

«единичное» со|стояние тривгеры регистра 7 разно сти. Код раз ности, формируемый на следующих та ктах на триггерах регистра 7 разности, получается прямым при од но м з на ке разно сти и обрапным при другом, та кже в зависимости от состояния бло|ка 1 сра!ане ния пер1вый синхропотенциал,,пройдя через

cxeIMу «И» 13 (или 14) у",статна вливает в началыное «нулевое» или «единичное» состояние триггеры счетчика 10 блока 9 выделения разности. На счетчике-1сумматоре 4 ци фро вой э к вивалент прео браз уемопо на пряжения всегда фик си руется в пря мо м коде. В случае, е сли триггер старшего разряда счетчика-сумматора 4 находится в «единичном» состоянии, а бло к 1 cpaIBIHCIHHя дает ра3peøå!HHå на ши не

«больше», что означает для счетчи ка сумматора 4 режим «суммирования», то этот триггер пе ребрасывается на перовом синхронотенциале в «нулевое» состаяние, но на выходе блока 5 задержки появляется си гнал переполнения, восстала вливающий «единичное» состояние этоно триггера. Этот же сипнал с выхода блока 5 беременной з адерж ки поступает на бло к 9 выделения pasIHO!cTH и, пройдя черкез схем у «ИЛИ» 11, прибавляет «единиц у» к началыному <<нулевому» коду счетчи ка 10, который служит для подсчета количества си гнало в переполнения счетчика-суммато ра 4 и CHraaaioa имитации его переполне|ния. Си гналы имитации переполнения счетчи ка- сум мато ра 4 формируются толыко на следующих синх ро попе нциалах с помощью элементов логиче с кого блока выделения разно сти схем «И» 21, 22, 17 и 18 и схем «ИЛИ»

19 и 20. В случае, е сли тривгер стар|шепо раз,ряда счетчи ка-:cyIMIMaIoра 4 находится в «нулевом» cîñòîÿiíèè при разрешении на шине

«меныш е» блока 1 cpàlalíeIHHÿ, то на выходе бло1ка 6 временной задерж ки появляется сигнал переполнения, воостана вли|вающий @н уле вое» состояние это го тривгера, и в блошке 9 выделения раз но сти, .пройдя схему «ИЛИ» 12, оН просчитается B счетчи ке 10. В этом случае началыное состояние триггеро в счетчика

10 «единичное», и си пнал с выхода схемы

«ИЛИ» 12 уменьшит содержимое этопо счетчика на «единицу» его младшего раз ряда.

На вто|ром синх ропоте нциале со следующего выхода распределителя 3 си нхропотенциа340078 ло в и коду ре версивного счетчика- сумматора

4 прибавляется или вычитается «: диница» соот ветствующего разряда.

На этом же синхропоте нциале запи сывает ся состояние триггера старшего раз ряда счегчи ка-оум мато ра 4 в старший разряд ре,ги стра 7 раз ности в случае, если на предыд ущем TBIKTe происходит изменение состояния это го тригтера, не вызьпваю щее изменение .состояния блошка 1 сравнения, при этосом второй синхропоганциал п роходит через схем|у

«И» 27 (или 28), затем схему «ИЛИ» 25 (или 2б) и по стулает на один из установочных входов старшего триггера,регистра 7 разности. Схемы «И» 27 и 28 у п равляют ся выходами три ггеро в счегчика 10 и выхода ми блошка 1 сравнения. Си нхрoIIоте нциал проходит схему «И» 27 толью в случае, если и меепся разрешение на да1н ном та кте на ш ине

«больше» блока 1 сравне ния и не происходит переполнение счетчика- сумматора 4 на предыдущем такте. В схем у «И» 28 си нхропоте нциал пройдет только в том случае, если имеется раз решение на ши не «меньше» и пе ред этим отсут ств ует переполнение счетчи:ка- сумм ато р а 4.

Часть логи еекого блока 9 выделения разности, состоящая из схем «И» 21, 22, 17 и 18 и схем «ИЛИ» 19 и 20, служит для имитации сипнало в переполнения счетчика-су1мматора 4, в послед нем, сипналы переполнения формир уюп ся на том же та|кте, на котором происходит его пере пол не ние, проходят как на вход счетчика 10, TBIK и íà gcTBIHOIBIoчные

Входы трипге ров счетчи ка- сумматора 4. Е сли счетчи к-сумматор 4 перепол няеспся на произвольном такте, то сипналы имитации переполнения счетчика-сумматора 4 проходят толыко на вход счетчика 10 и служат для обеспечения п ра вильной работы схемы.

П р е д,м е т и.з о б р е т е;н и я

Преобразователь напряжение-код, содержащий бло|к формирования компе нсацио н ного напряжения, блoIK cipaIHIHelHHiH измеряемого и кояпе нсационного напряжений, реверси в ный счетчи к-, сум матор, у правляющий блоком форми рования компенсационного напряже ния, ipa!cIlTIpepeaHTeль си нхропотенциалов и два блока времен ной задержки, отлича ощийся тем, что, с целью получе|ния в процессе преобразо ва ния точного з начения раз ности между кодами д|вух смежных преоб разова ний, он

20 содержит регистр разности, триггер э пака разности и логический бло к выделения разности, причем выход распределителя синхропотенциалов и выходы блoKQIH времeHIHой задержки под ключены к сипналыным входам

25 логического блока выделения раз ности, выходы тригrepoia реве рсивнопо счетчика- сумматора, выход блока араанения и выходы трипгера з нака разности подключены к упра вляющим входа м логического блошка BbIge30 линия разности, выходы KQToporo соединены со входами трипгеро в perHIcrya разности и входном триггера значка раз ности, а выходы ре версиBHopo счетчика-сумматора под ключены к уста новочным входа м триггеров ревер35 сив нопо счегчи ка-сумматора.

340078

Составитель Н. Степанов

Редактор Т. Морозова Техред Л. Богданова Корректор Л. Царькова

Заказ 2015/14 Изд. Мз 849 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2