Устройство для передачи и приема сообщений с дельта- модуляцией

 

340083

ОП ИСАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советские

«ааиалистически1(Респтблии

Зависимое от авт. св(идетельства №вЂ”

М.К.-ь Н 03k 13/22

Заявлено 28Х111.1970 (№ 1474158/26-9) с присоединением заявки №вЂ”

Приоритет—

Опi блп(овано 24.V.1972 Бк(ллетсш. Л 17

Комитет аа дет(ате иэобретеиий и открытий ари Сосете Мииистрав

СССР

УДК 621.376 5(088.8) Дата опубликования описания 4Л 11.1972

Авто(ры изо.б(ретен(ия

Р. f. Сафаров и В. В, Гладчснко

3 а я(вите л ь

УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СООБЩЕНИЙ С

ДЕЛЪТА-МОДУЛЯЦИЕЙ

Изооретение .может быть (использ(о(вано в системах (радиотелемегрии, связи, фототелеграфии и телевидения.

Известна си(стема связи с дельта-модуляци ей, в которой осуществляется коррекция ошибок в условиях помех и временных нарушений связ(и за счет введения в кодирующ(ий и декодирующий узлы, делителя частоты, схемы стробирования и управляемых этой схемой вентилей. В такой системе пр(и совпадении во времени процесса кар(рекции и быстрых, изме(нений сигнала часть .и нформации, представляющая .интерес для получателя, может быть утеря(на по причине конечной .длительности процесса коррекции, в течен(ие которой могут прттисх одить флюктуации, скачки н т. п. исходного сигнала.

Цель изобретен(ия — кор(рекция ошибок только п(ри медленных .изменениях исходного аигнала. Достигается это тем, что:в передающей части исход(ный сигнал допол(нительно подан через дифференцирующий каскад на детекторный блок, д ва:выхода которого соответственно через огра(н(ичитель снизу и огранич(итель сверху подключен ко,входам запирающего каскада, подключенного к дополнительному, входу схемы стробтт(рования, а в приемной части исходный сигнал дополнительно подан через интегратор, фильтр нижних частот и дифференцирующий каскад на детекторный

2 блок, два выхода которого соответственно через ограничитель снизу (и ограничитель сверху подключены ко входам запирающего каскада, подключен(ного к дополнительному (входу схемы стробирования.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство:имеет кодирующ(ий 1 и декодирующий 2 узлы. Кодирующий узел содержит блок 8 вычитания, двоичный модулятор 4, интегратор 5, синхронизатор б, делитель 7 частоты, схему 8 стробирования, отключающий 9 и закорачивающ(ие 10 и 11 вентили; декад(ирующий — интегратор 12, фильтр 18 нижн(их частот, синхронизатор 14,,делитель 15 частоты, схему 1б стробирования и закорачивающий вентиль 17.

Кроле того, в кодирующий узел входят диффересщирующ(ий .каскад 18, детекторный блок 19, ограничитель 20 снизу, ограничитель

21 сверху (т запирающий каскад 22; в декоди,рующии — дифференцирующий каакад 28, детекторный блок 24, ограничитель 25 снизу, огравич(итель 2б сверху и запирающий кас2,-, кад 27.

Устройство работает следующим образом.

В кодирующем узле 1 передающей стороны исходный сигнал одновременно подается па вход дифференцирующвго,каскада 18,и вход отклю (ающего вентиля 9. Продифферснциро340083

1!<11! !lb!i! вход!101! О!!! 11

С выхода вентиля 9 .исходный сигнал поступает на вход алака 8 вычитания, соединенного ооследователнно с двоичным модулятором е. В блоке вычитания формируется сигнал разности между исхгадным сигналом .и сигналом аппроксимациями, вырабатываемым интеграто1ром 5, вход которого связан с выходом модулятора 4, а,выход — с блоком 8. Разностный сигнал поступает в модулятор 4, где в соответствии со знаком этого сигнала формируется последователыность импульсов «О» или

«1», несущих информацию о приращениях исходной функции в тактовых точках. Последовательность импульсов «О» или «1» поступает в ли!ни!о связи и в и!нтегратор 5.

Работой уст1ройства управляет синхронизатор 6, аддин из выходов которого связан с модулятором 4, а другой — со входом дел ителя 7 частоты. С выхода последнего на вход схемы 8 подаются кратковремеунные импульсные сигналы, период следования которых соответствует периодичности процесса коррекции. Схема 8 вырабатывает кратковременное управляющее напряжение, подаваемое одновременно на параллельно соединенные входы вентилей 9, 10,и 11. Вентиль 9 при подаче управляющего напряжения, снимает исходный сипнал со входа блока 8, а вентиль 10 закорачивает этот вход, обеспечивая таким образом на !нем. нулевой силнал, Однов ременно вентиль 11, выход которого связан с дополнительным входам интегратора 5, а второй вход— с выходом этого, интегратора, закорачивает выход интегратора 5, обеспечивая равенство нулю напряженр!я аппроксимации. При снятии управляющего напряжения на вход блока 8

На приеи!!о!! стороне в интеграторе 12 де4 код!11! lощoro у3.1КС!!!!!11,

«О» или «1» в принимаемой последо вательности. Полученное так!!;ч образом на пряжение подается на фильтр 18 нижних частот, с выхода которого снимается сигнал, близкий по форме к исходному,на входе дельта-модулятора.

Ip Си!нхронный режим работы передающей и прием !!Ой сторон обеспечивается оинхронизатором 14, вход которого соединен параллельно оо входом интегратора 12, а выход — со входом делителя 15 частоты. Последний выра15 батывает кратковременные, импульсные сигналы, период следования которых определяется периодичностью процесса коррекции. Эти сигналы подаются на,вход схемы 1б стробирования, формирующей кратковрсмен ное управляющее напряжвние, поступающее на первьш вход закорачиван.щего венпиля 17, второй вход !которого ooo",irlHBI4 с выходом интегратора 12, а 1б л ьснтиля 17 связали с дополнительным, входом этого интегратор . При подаче управляющего напряжения вентиль 17 закорачивает выход,интегратора 12, обеспечивая на,выходе декодирующего устройства нулевой сигнал к моменту приема последовательности,импульсов,,вырабатываемой,в процессе коррекции по описанному выше способу. Результатом интегрирования этой последовательности является сии1ал, отражающий истинное значение .исходной функции сообщения.

В двкод!иру!Ощем узле для формирования напряжений обеспеч!ивающих запирание схемы,используется сипнал с выхода фильтра 18.

Этот сигнал проходит последовательно через дифференцирующий каскад 28, детекторный

40 блок 24, огран ичитель 25 онизу или огранич!!1тель 2б сверку и запира!Ощ!ий каскад 27. Меха!1 изм образования запирающих !!!апряже!!и1! в декади!рующем узле совершен по аналогичен описанному выше для кодирующего узла.

Предмет изобретения

Устройство для передачи и приема сообщсшфй с дельта-модуляцией, состоящее из переда5О 1omåé части, кодирующий узел которой содержит блок вычитания, последовательно соединенный с двоичным модулятором, связапньв! со вторым входом блока вычитания через интегратор и управляемым синхронизатором, к

55 выходу которого подключены последователь!но делитель частоты и схема стробирован1!я, выход,которой соединен со входом блока вычита!н!ия через отключающий и закорачивающий вентили,н с выходом интегратора через зако5О рачи ва!Ощий вентиль; и приемной части, декоди1рующий узел которой содержит си нхронизатор и,и нтегратор с параллельно соединенными !входами, фильтр нижних частот, подключенный к выходу интегратора,,второй вход

55 которого связан с выходом сшгхропизатора чс340083 рез последователыю соединенные делитель частоты, схегму;стробирова н ия,и закорачи|ваюгцнй вентиль, второй вход которого подсоед|и.нен к выходу упомянутого интегратора, отлииаюи ееся тем, что, с целью .коррекции ошибок только при медленных изменениях исходного сигнала, в передающей части исходный сигнал дополнительно подан через дифференцирующий каскад на детекторный блок, д ва выхода которого соответственно через ограничитель снизу и,ограничитель сверху подключеСоставитель Н. Герасимова

Тскред Л, Богданова Корректор Т, Китаева

Редактор Т. Юрчикова

Заказ ¹ 2629 Изд. № 726 Тираж 448 Подписное

ЦИИИГ1И Комитета ио девам изобретений н огкрытий прп Совете Министров СССР

Москва, К-35, Раушская наб., д. 4/5

Загорская типография

Го ! ! ! пы ко входам запирающего каскада, подключенного к дополнительному входу схемы стробнровання, а в приемной части исходный сигнал,допол,нительно подан через .интегратор, 5 ф|ильтр нижних частот и д ифференцирующ1ий каскад на детекторный блок, два выхода которого соответственно через огра ничитель снизу и ограничитель сверху подключены ко входам запирающего каскада, подключенного кдопол)О ннтсльному входу схемы стробированпя.

l ! !

1 ! ! ! ! ! ! — l