Пересчетная схема с коррекцией ошибок

 

О Л И С A H И Е 34II64

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПЬСТЕУ

Союз Советсвив

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 30.Ill.1970 (№ 1420439/26-9) с присоединением заявки №

Приоритет

Опубликовано 05.т !.1972. Бюллетень № 18

Дата опубликования описания 27.VI.1972

М. Кл, Н 03k 23j00

Катлитет по делам изоСретеиий и открытий при Совете Мииистрав

СССР

УДК 621.374.32(088.8) Автор изобретения

Д, И. Степановский

Заявитель

ПЕРЕСЧЕТНАЯ СХЕМА С КОРРЕКЦИЕЙ ОШИБОК

4<4« ° ° kn Предлагаемое устройство может быть использо|вано для построения надеждиных перес четных схем IB устройствах автоматики и вычислительной техники. .В устрой ст вах автоматики,,вычислитель ной технички и при преобразовании информации используют 1пересчетные схемы с из быточпостью, т. е. требующие значительного количест ва. дополнительного оборудования. Так, для коррекции любых ошибок IB одной пересчетной схеме необходимо утроение оборудования и,мажоритарный элемент, выбирающий два совпадающих сигнала из трех. Предлагаемая схема позволяет осуществить iKoppе кцию о шибо к при сравнительно небольшой затрате .дополнительного оборудования. Это достигается тем, что выходы n — 2R основных и 2R избыточных ячеек соедине ны с и входами порогового элемента Ic весами IBxogGIB, ра вными единице, выход которого подключен к выходу у1стройст ва и к входам ICHHXpOIHH33öHH.

Здесь и IB дальнейшем по д olllHб ками понимаются IKBK постоянные отказы, вызванные конструктив ными неисправностями, та к и сбои, |вызванные действием помех.

Пересчетные схемы характеризуются коэффициенто м К пересчета, Illop, ни м;подразумевают число, pBIBное количе ству импульсо|в, которое необходимо подать,на,вход схемы, чтобы получить импульс на ее выходе. Пересчетные,схемы можно строить как последо вательным |включением элементарных пересчег ных ячеек (напр имер, трипгеров или их наборов) с коэффициентами пересчета Кь Кг,..., Кп, та к и параллельным их |включением, если числа kl, йг,..., k взаимно простые. При этам в обоих случаях должно IBbllloлняться нераве.н ство

10 К К1Кг) ° ° ° Кп.

При мам, что и что для од нознач ного представления числа

15 К требует ся

n — $ чисел 4, т. е. Мг "и-s

20 Тогда, если числа 4, 4... kn,взаимно простые, то пересчегная схема может быть по,строена TBIKHM образом, что о на остается работоспособной ирп ошибках IB любых г пересчетных ячейках (еслп S=2r) или обнаружп25 вает любые ошибки IB S пересчет ных ячейках.

На:фиг. 1 приведена схема,с о бнаружением любых ошибо|к IB S ячейках.

Схема, содержит выход 1, пересчетные ячей30 ки 2, 8,... и — 5, n — S+1, ... n, схемы «И»

4, 5, и б, схему 7 запрета, шину 8 сигнала ошибки, шину 9,выходного сигнала.

Подложим, что сигналы íà labrxogrå i-й ячейки появляются в слу чае выполнения .ср а внения а;=— k (mod К,), т. е. когда состояние ячейки а;,соответствует остатку от деления числа К на К;. В случае нормальной ра;боты сигналы на выходах iBcex ячеек, а, следовательно, и на входах,схем совпадения 4, 5 и б

EI схемы запрета 7 появятся одно временно после прихода па вход 1 схемы точно К импульсо в. В этом случае на шине 8 сигнал ошибки отсутствует, а .на шпане 9 поя вится импульс, соот ветствующий окончаншо цикла пересчета. Этот импульс служит выходным сигналом пересчетной схемы и 03iHOBpeMetHIHO

ПОДЯЕТСЛ ДЛЛ УCTBIIOIBKII ВСЕХ Я 1ЕЕК В trr) JICIBOe состояние. В случае ошибок в люоых 5 пли меньшем числе ячееек .сигналы на .выходах схем 4 и 5, а следовательно, и:на входах схемы 7 не,совпадут. При этом на ивине 8 появится сигнал ошибки, что свидетельст вует о нарушении нормальной работы устройства.

Обоснование этого факта можно получить, если рассмотреть схему на фиг. 1 как схему арифметического, контроля по модулю

Кп s@I Кп s+s Кп.

В такой схеме ошибка не обнаруживается, если она,кратна модулю. Такая ошибка характеризуется изменением состояния по меньшей мере S+1 ячеек. Если обеспечить первоначальную уста новку состояния—

k (mod К;) íà всех пересчетных ячейках, то состояние, .соответствующее числу К, также соответствует окончанию цикла пер есчет а, т. е. моменту обнуления всех ячеек.

Схема,для случая исправления ошибок в r пересчетных ячейках .может быть посгроена с числом избыточных ячеек 5=2r rra основе при ведепной |выше схемы обнаружения ошибок. Для этого необходимо,различные сочетания и — г сигналов с выходов ячеек подать на C"„схем обнаружения ошибок, а с,выходов этих схем — на схему «ИЛИ».

В качестве примера рассмотрим пересчетную схему 5=2, r=1 избыточными ячейками н,с общим числом ячеек n=4, показанную на фиг. 2.

Схема содержит вход 10, гересчетные .ячейки 11 — 14, схемы 15 — 18 обнаружения ошибок;,схемы «И» 19 — 22, сумматоры 28 — 2б по модулю 2; схемы, «И» 27 — 30, схему «ИЛИ»

81, шину 82 выходного сигнала, пороговый элемент 88 на п входо в и порогом и — f. Подобная схема выдает IlpaBHJIbHbIH результат в случае ошибки в одной пересчетной ячейке и обнаруживает большую часть oicTaJIbiHblx возможных ошибок.

Схема работает следующим образом.

341164

Сигналы с пересчетных ячеек 11, 12, 18, 14 поступают на входы схем 15, 1б, 17, 18, Схемы обнаружения ошибок .строятся по принципу, изображенному на фиг. 1. На каждую схему обнаружения подаются три (в общем случае

n — r) сигналов с выходов ячеек. При отсутствии ошибок сигналы на выходах схем «И» 27, 28,29, 80, а следовательно, и на входах схемы

«ИЛИ» 81 совпадают. Тогда на шине 82 поя вляется импульс, соответствующий оконча5

Пр едм ет из о бр етен ия

Пересчет ная cxeiMa с коррекцией ошибок в

R ячейках, состоящая из и параллельно включенных пересчетных ячеек со взаимно простыми коэффициентами пересчета, отличающаяся тем, что, с целью снижения количества оборудования, выходы и — 2R основных и 2R избыточных .ячеек соединены с и входами порого вото элемента ic весами входов, ра вными единице, выход которото подключении к выходу устройства и:к входам си нхро низац ии, 50

55 нию цикла пересчета, а та кже служащий для установки,на пересчетных ячейках, состоя ния — k mod К;. На выходах су м маторов 28, 24, 25, 2б,сигналы ошибок отсутствуют.

15 В случае сбоя од ной из ячеек, например ячейки 18, все схемы обнаружения ошибок, кроме 18, на |которую выходной си1гнал данной ячейки не подается, обнаруживают ошибку и выдают сигналы ошибок на,выходах

20 сумматоро в 23, 24, 25. С выхода же,схемы 80 сигнал подается iHa,схему «ИЛИ» 81 н на выход устрой ст ва. От каза|вшие ячейки од нозначно определяются по ситналам ошибок, Если сипналы ошибок появляются IHa выхо25 дах;всех сумматоров, то это:с видетель ствует о б ошибке IB двух или большем числе ячеек, Из;схемы, показанной .на фиг. -2, видно, что схемы со впадения и схема «ИЛИ» в со воку пности образуют, пороговый элемент с четырь30 мя,входами и порогом 8. Разделение трехвходо вой схемы,со впадения iHa phoae двух вхо.. довые служит цели о пределения но мера отказавшей ячейки. Если этого <Не требуется, то схема, изображенная на фиг. 2, будет в клюЗ5 чать четыре irrepecvel Hbre ячейки, три трех входо вые схемы Icolaïàäåíèÿ и схему «ИЛИ» на четыре входа.

Таким образом, для построения пересчетпой .схемы с коррекцией ошибок IB r пересчет40 ных ячейках необходимо иметь 2r из быточных ячеек и пороговый элемент,с и входами и порогом n — r.

Такие пересчетные схемы э ффекти вны, так как резервирование |производится,не на

45 уровне схем, а на уровне отдельных ячеек.

341164

Составитель Д. Голубович

Техред А. Камышникова

Корректор Е. Зимина

Редактор Т. Рыбалова

Заказ 1848113 Изд. № 803 Тираж 448 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, K-35, Раушская наб., д. 415

Типография, пр, Сапунова, 2